臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

浏览
	典藏机构
	作者
	题名
	日期
	统计图表
	机构即时统计
	学术趋势

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作权
	出版社及期刊政策查询
	TAIR著作权会议记录

相关连结
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"羅有龍"的相关文件

回到依作者浏览
依题名排序	依日期排序

显示项目 11-49 / 49 (共1页)
1
每页显示[10|25|50]项目

机构	日期	题名	作者
國立高雄師範大學	2012-06-01	A 50ns Verify Speed in Resistive Random Access Memory by Using a Write Resistance Tracking Circuit	Yu-Lung Lo;Pin-Tseng Chen;Chia-Chen Chan;Han-Ying Liu; 羅有龍
國立高雄師範大學	2012-06	A Fast-Lock Analog Multiphase Delay-Locked Loop Using a Dual-Slope Technique	Pin-Tseng Chen;Chia-Chen Chang;Han-Ying Liu;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2011-12	An All-Digital DLL with Dual-Loop Control for Multiphase Clock Generator	Yu-Lung Lo;Pei-Yuan Chou;Hsiang-Hui Cheng;Shu-Fen Tsai;Wei-Bin Yang; 羅有龍
國立高雄師範大學	2011-12	Supply Voltage and Temperature Insensitive Current Reference for the 4 MHz Oscillator	Chi-Hsiung Wang;Cheng-Feng Lin;Wei-Bin Yang;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2011-12	Temperature Insensitive Current Reference for the 6.27 MHz Oscillator	Ching-Tsan Cheng;Zheng-Yi Huang;Wei-Bin Yang;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2011-08	以延遲鎖定迴路為基礎之低功率小面積全數位可程式化時脈產生器研製	羅有龍; Yu-Lung Lo
國立高雄師範大學	2011-06	The High-Performance and Low-Power CMOS Output Driver Design	Ching-Tsan Chen;Chi-Hsiung Wang;Pei-Hsuan Liao;Wei-Bin Yang;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2011-03	A 0.5-V 0.4–2.24-GHz Inductorless Phase-Locked Loop in a System-on-Chip	Kuo-Hsing Chen;Yu-Chang Tsai;Yu-Lung Lo;Jing-Shiuan Huang; 羅有龍
國立高雄師範大學	2010-12	Dynamic Frequency Tracking and Phase Error Compensation Clock De-skew Buffer	Kuo-Hsing Cheng;Kai-Wei Hong;Yu-Lung Lo;Chen-Lung Wu;Chien-Hsien Lee; 羅有龍
國立高雄師範大學	2010-11	A New Dynamic Fast-Settling Low Dropout Regulator with Programmable Output Voltage	Hsiang-Hsiung Chang;Jsung-Mo Shen;Wei-Bin Yang;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2010-10	具多重相位輸出之寬頻全數位延遲鎖定迴路研製	羅有龍; Yu-Lung Lo
國立高雄師範大學	2010-03	A Pseudo Fractional-N Clock Generator with 50% Duty Cycle Output	Wei-Bin Yang;Yu-Lung Lo;Ting-Sheng Chao; 羅有龍
國立高雄師範大學	2009-12	A Pseudo Fractional-N and Multiplier Clock Generator with 50% Duty Cycle Output Using Low Power Phase Combination Controller	Wan-Lun Gao;Yang Wei-Bin;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2009-12	A Low Power Multi-Voltage Control Technique with Fast-Settling Mechanism for Low Dropout Regulator	Jsung-Mo Shen;Wei-Bin Yang;Chang-Yu Hsieh;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2009-09	Designing Ultra-Low Voltage PLL Using a Bulk-Driven Technique	Ting-Sheng Chao;Yu-Lung Lo;Wei-Bin Yang;Kuo-Hsing Cheng; 羅有龍
國立高雄師範大學	2009-08	A 0.5 V Phase-Locked Loop in 90nm CMOS Process	Kuo-Hsing Cheng;Jing-Shiuan Huang;Yu-Chang Tsai;Chao-Chang Chiu;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2009-08	A Multi-Voltage Control Technique with Fast-Settling Mechanism for Low Dropout Regulator	Jsung-Mo Shen;Wei-Bin Yang;Chang-Yu Hsieh;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2009-06	High-Speed and Ultra-Low-Voltage Divide-by-4/5 Counter for Frequency Synthesizer	Yu-Lung Lo;Wei-Bin Yang;Ting-Sheng Chao;Kuo-Hsing Cheng; 羅有龍
國立高雄師範大學	2009-05	Designing an Ultralow-Voltage Phase-Locked Loop Using a Bulk-Driven Technique	Yu-Lung Lo;Wei-Bin Yang;Ting-Sheng Chao;Kuo-Hsing Cheng; 羅有龍
國立高雄師範大學	2009-02	Vernier Caliper and Equivalent-Signal Sampling for Built-in Jitter Measurement System	Shu-Yu Jiang;Chan-Wei Huang;Yu-Lung Lo;Kuo-Hsing Cheng; 羅有龍
國立高雄師範大學	2008-08	Ultra-Low-Voltage Phase-Locked Loop with Bulk-Input VCO	Yu-Lung Lo;Wei-Bin Yang;Ting-Sheng Chao;Jiunn-Way Miaw;Jing-Shiuan Huang;Kuo-Hsing Cheng; 羅有龍
國立高雄師範大學	2008-04	Spread-Spectrum Clock Generator Using Fractional–N PLL Controlled Delta-Sigma Modulator for Serial-ATA III	Kuo-Hsing Cheng;Cheng-Laing Hung;Chih-Hsien Chang;Yu-Lung Lo;Wei-Bin Yang;Jiunn-Way Miaw; 羅有龍
國立高雄師範大學	2007-12	A Phase Interpolator for Sub-1V and High Frequency for Clock and Data Recovery	Kuo-Hsing Cheng;Pei-Kai Tseng;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2007-11	Analysis and Design of Ultra Low VDD Circuit	Ting-Sheng Chao;Chung-Yu Chang;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2007-07	A Fast-Lock Wide-Range Delay-Locked Loop Using Frequency Range Selector for Multiphase Clock Generator	Kuo-Hsing Chen;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2006-12	A New Dynamic Floating Input D Flip-Flop (DFIDFF) for High Speed and Ultra Low Voltage Divided-by 4/5 Prescaler	Ting-Sheng Jau;Wei-Bin Yang;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2006-12	Design of Self-Sampling Based ASK Demodulator for Implantable Microsystem	C.S. Alex Gong;C. L. Wu;S. Y. Ho;T. Y. Chen;J. C. Huang;C. W. Su;C. H. Su;Y. Chang;K. H. Cheng;Y. L. Lo;M. T. Shiue; 羅有龍
國立高雄師範大學	2006-05	A 100MHz-1GHz Adaptive Bandwidth Phase-Locked Loop in 90nm Process	Kuo-Hsing Cheng;Kai-Fei Chang;Yu-Lung Lo;Ching-Wen Lai;Yuh-Kuang Tseng; 羅有龍
國立高雄師範大學	2005-09	A Fast-Lock Mixed-Mode DLL with Wide-Range Operation and Multiphase Outputs	Kuo-Hsing Cheng;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2005-05	A Phase-detect Synchronous Mirror Delay for Fast Clock Skew-compensation Circuits	Kuo-Hsing Cheng;Chen-Lung Wu;Yu-Lung Lo;Chia-Wei Su; 羅有龍
國立高雄師範大學	2004-09	A Fast-Lock DLL with Power-On Reset Circuit	Kuo-Hsing Cheng;Yu-Lung Lo;Shu-Yu Jiang; 羅有龍
國立高雄師範大學	2004-08	A CMOS VCO for 1V, 1GHz PLL Applications	Kuo-Hsing Cheng;Ching-Wen Lai;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2004-08	A Phase-Locked Pulse Width Control Loop with Programmable Duty Cycle	Kuo-Hsing Cheng;Chia-Wei Su;Cheng-Lung Wu;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2004-08	A 2.2 GHz Programmable DLL-Based Frequency Multiplier for SOC Applications	Kuo-Hsing Cheng;Shu-Ming Chang;Yu-Lung Lo;Shu-Yu Jiang; 羅有龍
國立高雄師範大學	2004-08	A Fast-Lock Mixed-Mode Delay-Locked Loop with Wide-Range Operation and Multiphase Outputs	Kuo-Hsing Cheng;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2004-05	A Fast-lock DLL with Power-on Reset Circuit	Kuo-Hsing Cheng;Yu-Lung Lo; 羅有龍
國立高雄師範大學	2003-06	A Mixed-Mode Delay-Locked Loop for Wide-Range Operation and Multiphase Clock Generation	Kuo-Hsing Cheng;Yu-Lung Lo;Wen-Fang Yu;Shu-Yin Hung; 羅有龍
國立高雄師範大學	2003-05	A Mixed-Mode Delay-Locked Loop for Wide-Range Operation and Multiphase Outputs	Kuo-Hsing Cheng, Yu-Lung Lo, and Wen-Fang Yu; 羅有龍
國立高雄師範大學	2002-07	A Novel Power-On Reset Circuit Without Capacitor	Kuo-Hsing Cheng;Yu-Lung Lo;Wei-Bin Yang; 羅有龍

显示项目 11-49 / 49 (共1页)
1
每页显示[10|25|50]项目

	English \| 正體中文 \| 简体中文 \| 总笔数 :0
	造访人次 : 52770235 在线人数 : 726 教育部委托研究计画计画执行:国立台湾大学图书馆