臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

About TAIR
	About TAIR

Browse By
	Institution
	Author
	Title
	Date
	Statistics Chart
	Institution Facts
	Trend

News
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

Copyright
	Publisher & Journal Policy
	TAIR Copyright Conference Minutes

Related Links
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"謝明得"

Return to Browse by Author
Sorting by Title	Sort by Date

Showing items 1-21 of 21 (1 Page(s) Totally)
1
View [10|25|50] records per page

Institution	Date	Title	Author
國立成功大學	2023	不同世代全同態加密之架構探索及於機器學習之應用研究	謝明得
國立成功大學	2022	不同世代全同態加密之架構探索及於機器學習之應用研究	謝明得
國立成功大學	2021	基於明文編碼之BGV全同態加密系統的VLSI架構與關鍵設計技術研發	謝明得
國立成功大學	2020	高效率全同態加密處理器核心技術研發(II)	謝明得
國立成功大學	2019-08-01	數位通訊之積體電路設計專論	謝明得
國立成功大學	2019-08-01	現場可規劃邏輯電路設計	謝明得
國立成功大學	2019	高效率全同態加密處理器核心技術研發(I)	謝明得
國立成功大學	2018	應用於雲端運算系統之低複雜度全同態加密處理器設計研究	謝明得
國立成功大學	2016	應用於雲端運算系統之低複雜度全同態加密處理器設計研究	謝明得
國立成功大學	2015	應用於多輸入多輸出系統之高效能聯合遞迴式偵測器與解碼器設計	謝明得
國立交通大學	2014-12-12T02:03:40Z	超大型積體電路高電阻值複晶電阻器的製造技術及其新模型	謝明得; XIE, MING-DE; 吳慶源; WU, GING-YUAN
國立成功大學	2014	應用於多輸入多輸出系統之高效能聯合遞迴式偵測器與解碼器設計	謝明得
國立成功大學	2013	應用於多輸入多輸出系統之高效能聯合遞迴式偵測器與解碼器設計	謝明得
國立成功大學	2012	具有可擴充性及可重組性之高效能密碼處理器設計及其防禦攻擊方法研究	謝明得
國立成功大學	2011	具有可擴充性及可重組性之高效能密碼處理器設計及其防禦攻擊方法研究	謝明得
國立成功大學	2007	電子系統層級設計技術開發及其在多格式系統晶片之應用--子計畫三：架構於電子系統層級之可重組多格式視訊解壓縮運算核心研究(1/3)	謝明得
國立成功大學	2006	晶片系統測試平台之設計與自動化--子計畫二：SOC 中多媒體SIP 之設計與測試技術之開發(3/3)	謝明得; 李昆忠; 李國君
國立成功大學	2004	總計畫: 晶片系統測試平台之設計與自動化 (第一年)	李昆忠; 謝明得; 陳中和; 張順志
國立成功大學	2004	多功能通道編／解碼器之自動合成系統研究與IP 製作(2/2)	謝明得
國立臺灣科技大學	2002	機器人火焱光之創思設計與製作	周榮泉;謝明得;羅弘利;何孟詞;楊翠婷
國立成功大學	2002	通道解碼器之進階研究與VLSI 實現	謝明得

Showing items 1-21 of 21 (1 Page(s) Totally)
1
View [10|25|50] records per page

	English \| 正體中文 \| 简体中文 \| Total items :0
	Visitors : 52561138 Online Users : 831 Project Commissioned by the Ministry of Education Project Executed by National Taiwan University Library