English  |  正體中文  |  简体中文  |  Total items :0  
Visitors :  52360382    Online Users :  883
Project Commissioned by the Ministry of Education
Project Executed by National Taiwan University Library
 		 
Scope Adv. Search
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
About TAIR
About TAIR

Browse By
Institution
Author
Title
Date
Statistics Chart
Institution Facts
Trend

News
2019臺灣學術機構典藏
研討會
機構典藏系統RC7版本已
發佈

Copyright
Publisher & Journal Policy
TAIR Copyright Conference Minutes

Related Links
機構典藏計畫網站
ROAR
OpenDOAR
SHERPA
OAIster
JAIRO
Ira
DSPACE
RWWR
臺大學術典藏NTU Scholars
Taiwan Academic Institutional Repository >  Browse by Author

"陳正"

Return to Browse by Author
Sorting by Title Sort by Date

Showing items 1-25 of 119  (5 Page(s) Totally)
1 2 3 4 5 > >>
View [10|25|50] records per page

Institution Date Title Author
國家衛生研究院 2018-03-23 細胞內藥物釋放的組合物及方法 林峯輝;陳正
國立交通大學 2017-10-06T06:22:47Z 最少無靜態障礙組合邏輯線路之計算機傾向合成法 陳正; Cheng Chen
國立交通大學 2015-05-01T11:10:00Z 計算機架構領域之研究與發展概況 陳正
國立交通大學 2014-12-13T10:50:11Z 在叢集式多處理機架構中有關提昇記憶體效能方法之研究 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:40:53Z 高性能多元處理系統設計環境之研製 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:39:49Z 高性能多元處理系統設計環境之研製(III) 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:39:12Z 可延伸性多處理機系統架構設計之研究---總計畫(I) 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:39:10Z 可延伸性多處理機系統架構設計之研究---子計畫I：可延伸性多處理機架構模擬評估環境之研製 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:39:10Z 可延伸性多處理機系統架構設計之研究---子計畫II：平行編譯技術及其環境之探討 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:38:36Z 可延伸多處理機系統架構設計之研究－總計畫(II) 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:38:32Z 可延伸性多處理機系統架構設計之研究---子計畫四：可延伸性多處理機架構模擬評估環境之研製與相關平行化編譯技術之探討(II) 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:37:58Z 可延伸性多處理機系統架構設計之研究---總計畫(III) 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:37:58Z 可延伸性多處理機系統架構設計之研究---子計畫一：可延伸性多處理機架構模擬評估環境之研製及相關平行化編譯技術之探討(III) 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:36:37Z 平行編譯環境中有關不規則相依迴圈平行化方法之探討 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:36:09Z 平行編譯環境中利用切割技術來最大化不規則相依迴圈平行度方法之探討 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:35:52Z 針對多重數位訊號處理機 (DSP) 指令平行化方法之探討及其模擬評估環境之研製 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:34:51Z 針對系統晶片 (SoC) 架構工作排程方法之探討及其模擬評估環境之研製 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:34:03Z 在即時系統中探討具有容錯能力的動態工作排程法 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:32:34Z 在多重資料記憶體模組DSP架構下變數分割與指令排程方法之探討 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:30:53Z 針對多重資料記憶體模組DSP架構探討指令排程法 陳正; CHEN CHENG
國立交通大學 2014-12-13T10:29:16Z 針對數位訊號處理器架構探討低功率消耗及降低程式儲存容量之指令排程法 陳正; CHEN CHENG
國立交通大學 2014-12-12T02:55:28Z 考慮耦合電容以降低功率消耗的資料傳輸編解碼之有效方法 蔡明憲; Tsai Ming Hsien; 陳正; Prof. Chen Cheng
國立交通大學 2014-12-12T02:55:11Z 在晶片多處理器系統下以減少快取衝突為目的之動態工作排程方法 廖哲瑩; Cheyin Liao; 陳正; Cheng Chen
國立交通大學 2014-12-12T02:40:02Z 在超長指令字的數位訊號處理器下的指令排程以降低能量消耗為目的 楊偉帆; 陳正
國立交通大學 2014-12-12T02:39:13Z 考慮分支指令行為的迴圈排班方法 李嘉淳; Jia-Chun Lee; 陳正; Cheng Chen

Showing items 1-25 of 119  (5 Page(s) Totally)
1 2 3 4 5 > >>
View [10|25|50] records per page

DSpace Software Copyright © 2002-2004  MIT   &  Hewlett-Packard   /   Enhanced by   NTU Library IR team