|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
52899942
線上人數 :
1029
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"陳正"的相關文件
顯示項目 96-105 / 119 (共12頁)
<< < 3 4 5 6 7 8 9 10 11 12 > >>
每頁顯示[10|25|50]項目
| 國立交通大學 |
2014-12-12T02:03:34Z |
有限指令集計算機之超大型積體電路的設計與製作第一部分：控制子系統
|
蔡亦生; CAI, YI-SHANG; 陳正; 沈文仁; CHEN, ZHENG; SHEN, WEN-REN |
| 國立交通大學 |
2014-12-12T02:03:32Z |
一個為ＰＲＯＬＯＧ語言而設計之有限指令集計算機
|
鄭景元; ZHENG, JIN-YUAN; 陳正; CHEN, ZHENG |
| 國立交通大學 |
2014-12-12T02:02:58Z |
RISC型式的VLSI有限指令集計算機之設計
|
盛敏成; SHENG, MIN-CHENG; 陳正; CHEN, ZHENG |
| 國立交通大學 |
2014-12-12T02:02:58Z |
基於規則方式而研究建立之閘矩陣佈線圖自動產生器
|
戚務慶; GI, WU-GING; 陳正; CHEN, ZHENG |
| 國立交通大學 |
2014-12-12T02:02:58Z |
一個為即時控制而設計之VLSI高速微處理機
|
何宗哲; HE, ZONG-ZE; 陳正; CHEN, ZHENG |
| 國立交通大學 |
2014-12-12T02:02:57Z |
一個超大型積體電路硬體描述語言的設計與製作
|
洪堯日; HONG, YAO-RI; 陳正; CHEN, ZHENG |
| 國立交通大學 |
2014-12-12T02:02:36Z |
計算機輔助下自高階硬體描述語言所設計而建立資料路徑分析及產生器
|
林國貴; Lin, Guo-Gui; 陳正; CHEN, ZHENG |
| 國立交通大學 |
2014-12-12T02:02:35Z |
為提供VLSI系統設計而設計建立之PLA 簡化器及產生器
|
李永立; Li, Yong-Li; 陳正; CHEN, ZHENG |
| 國立交通大學 |
2014-12-12T02:02:04Z |
小型實驗室自動化系統中僕微算機上所設計建立之一套即時多工系統
|
盧煜煬; Lu, Yu-Yang; 陳正; CHEN, ZHEN |
| 國立交通大學 |
2014-12-12T02:01:58Z |
供小型實驗室自動化系統使用而設計與建立之層制式計算機系統
|
游崑昌; You, Kun-Chang; 陳正; CHEN, ZHZN |
顯示項目 96-105 / 119 (共12頁)
<< < 3 4 5 6 7 8 9 10 11 12 > >>
每頁顯示[10|25|50]項目
|
