臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 52086053 線上人數 : 934 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"陳永源"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 6-15 / 53 (共6頁)
1 2 3 4 5 6 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
中華大學	2009	SoC-Level Risk Assessment Using FMEA Approach in System Design with SystemC	陳永源; Chen, Yung-Yuan
中華大學	2009	Analysis of System Bus Transaction Vulnerability based on FMEA Methodology in SystemC TLM Design Platform	陳永源; Chen, Yung-Yuan
中華大學	2008	Datapath Error Detection Using Hybrid Detection Approach for High-Performance Microprocessors	陳永源; Chen, Yung-Yuan
中華大學	2008	An Online Control Flow Check for VLIW Processor	陳永源; Chen, Yung-Yuan
中華大學	2008	SoC-Level Fault Injection Methodology in SystemC Design Platform	陳永源; Chen, Yung-Yuan
中華大學	2008	An Estimation Model of Vulnerability for Embedded Microprocessors	陳永源; Chen, Yung-Yuan
中華大學	2008	System-Bus Fault Injection Framework in SystemC Design Platform	陳永源; Chen, Yung-Yuan
中華大學	2008	Datapath Error Detection with No Detection Latency for High-Performance Microprocessors	陳永源; Chen, Yung-Yuan
中華大學	2008	行為層高效能處理器的容錯設計及快速驗證與容錯能力分析(III)	陳永源
中華大學	2008	Datapath Error Detection with Hybrid Detection Approach for High-Performance Microprocessors	陳永源; Chen, Yung-Yuan

顯示項目 6-15 / 53 (共6頁)
1 2 3 4 5 6 > >>
每頁顯示[10|25|50]項目