|
English
|
正體中文
|
简体中文
|
總筆數 :2831195
|
|
造訪人次 :
33228544
線上人數 :
1009
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"顏金泰"的相關文件
顯示項目 1-10 / 100 (共10頁) 1 2 3 4 5 6 7 8 9 10 > >> 每頁顯示[10|25|50]項目
國立交通大學 |
2014-12-12T02:14:17Z |
在聚集晶元佈局上K-方電路分割,擺置改良,區域定義和繞線順序設計之設計
|
顏金泰; Yan, Jin Tai; 蕭培墉; Xiao, Pei Yong |
國立交通大學 |
2014-12-12T02:06:45Z |
一個(M+1)位元迴饋分割式通訊協定
|
顏金泰; YAN,JIN-TAI; 簡榮宏; JIAN,RONG-HONG |
中華大學 |
2013 |
Routability-Constrained Multi-Bit Flip-Flop Construction for Clock Power Reduction
|
顏金泰; YAN, JIN-TAI |
中華大學 |
2013 |
Assignment of Adjustable Delay Buffers for Clock Skew Minimization in Multi-Voltage Mode Designs
|
顏金泰; YAN, JIN-TAI |
中華大學 |
2013 |
Timing-Constrained Replacement Using Spare Cells for Design Changes
|
顏金泰; YAN, JIN-TAI |
中華大學 |
2013 |
Post-Layout Redundant Wire Insertion for Fixing Min-Delay Violations
|
顏金泰; YAN, JIN-TAI |
中華大學 |
2012 |
New Optimal Layer Assignment for Bus-Oriented Escape Routing
|
顏金泰; YAN, JIN-TAI |
中華大學 |
2012 |
Resource-Constrained Link Insertion for Delay Reduction
|
顏金泰; YAN, JIN-TAI |
中華大學 |
2012 |
Efficient Assignment of Inter-Die Signals for Die-Stacking SiP Design
|
顏金泰; YAN, JIN-TAI |
中華大學 |
2012 |
Utilization of Multi-Bit Flip-Flops for Clock Power Reduction
|
顏金泰; YAN, JIN-TAI |
顯示項目 1-10 / 100 (共10頁) 1 2 3 4 5 6 7 8 9 10 > >> 每頁顯示[10|25|50]項目
|