| 國立交通大學 |
2014-12-16T06:12:18Z |
應用於查找表式ＦＰＧＡ的壓縮樹延遲最佳化合成演算法
|
黃俊達; 呂智宏; 林步青; 周景揚 |
| 國立交通大學 |
2014-12-13T10:51:10Z |
後次微米時代新興電子設計自動化技術之研究---子計畫一：符合次世代晶片上通訊思維之具備幾何考量的系統架構合成技術(I)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:49:46Z |
以資料分析為導向之新型態電子設計自動化研究---子計畫一：採用資料分析法則之可重組態單電子電晶體陣列自動合成技術( I )
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:49:02Z |
後次微米時代新興電子設計自動化技術之研究---子計畫一：符合次世代晶片上通訊思維之具備幾何考量的系統架構合成技術(II)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:48:36Z |
針對3D整合之電子設計自動化技術開發---子計畫三：針對三維規則型邏輯結構之架構探索及穩健合成系統開發(I)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:45:02Z |
針對3D整合之電子設計自動化技術開發---子計畫三：針對三維規則型邏輯結構之架構探索及穩健合成系統開發(II)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:45:00Z |
後次微米時代新興電子設計自動化技術之研究---子計畫一：符合次世代晶片上通訊思維之具備幾何考量的系統架構合成技術(III)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:43:00Z |
平行運算電子設計自動化技術研究-子計畫一：在多核心運算平台中建構應用於三維積體電路之平行設計自動化環境( I )
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:43:00Z |
次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-子計畫三：針對通訊數位訊號處理器從功能單元層級到系統層級之可靠性驅策的隨機性合成技術( I )
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:41:37Z |
次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-子計畫三：針對通訊數位訊號處理器從功能單元層級到系統層級之可靠性驅策的隨機性合成技術(2/3)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:41:36Z |
平行運算電子設計自動化技術研究-子計畫一：在多核心運算平台中建構應用於三維積體電路之平行設計自動化環境(2/3)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:41:03Z |
針對大型微流體生物晶片之設計自動化技術研發---子計畫四：應用於微流體生物晶片上之生化反應樣本製備流程( I )
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:32:01Z |
平行運算電子設計自動化技術研究---子計畫一：在多核心運算平台中建構應用於三維積體電路之平行設計自動化環境( III )
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:31:42Z |
E-Home核心技術之研究---子計畫五晶片上匯流排之架構設計及效能分析技術(I)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:31:07Z |
單晶片系統驗證之核心技術開發-子計畫三：以特性為基礎之功能驗證與錯誤診斷(I)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:31:03Z |
次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP---子計畫三：針對通訊數位訊號處理器從功能單元層級到系統層級之可靠性驅策的隨機性合成技術( III )
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:30:51Z |
e-Home核心技術之研究-子計畫五：晶片上匯流排之架構設計及效能分析技術(II)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:29:55Z |
單晶片系統驗證之核心技術開發---子計畫三：以特性為基礎之功能驗證與錯誤診斷(II)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:29:33Z |
e-Home核心技術之研究---子計畫五：晶片上匯流排之架構設計及效能分析技術(III)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-13T10:28:29Z |
單晶片系統驗證之核心技術開發---子計畫三：以特性為基礎之功能驗證與錯誤診斷(III)
|
黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-12T03:02:51Z |
利用動態輸入選擇控制之低功率多工器樹設計
|
李南興; Li Nan-Shing; 黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-12T03:02:48Z |
採用循序路存取之低功率集合關聯快取記憶體架構
|
丁之暉; Chih-Hui Ting; 黃俊達; Juinn-Dar Huang |
| 國立交通大學 |
2014-12-12T03:02:45Z |
動態考慮多關鍵性迴路之效能感知佈局研究
|
王莉雅; 黃俊達 |
| 國立交通大學 |
2014-12-12T03:02:45Z |
極低功率且高效能之32位元嵌入式處理器設計伴隨JPEG解碼器系統
|
許哲霖; Je-Ling Hsu; 黃俊達; Juinn-Dar Huang |
| 國立交通大學 |
2014-12-12T03:02:44Z |
應用於多週期通訊架構上達成互連資源共享之通道與暫存器配置演算法
|
洪玉如; 黃俊達 |
| 國立交通大學 |
2014-12-12T03:01:55Z |
應用於週期精確指令集模擬器之高效率SystemC建模技術
|
張詠翔; Yung-Hsiang Chang; 黃俊達; Juinn-Dar Huang |
| 國立交通大學 |
2014-12-12T02:52:17Z |
高效能且可組態之子字組平行化乘加器設計
|
林宏光; 黃俊達; Juinn-Dar Huang |
| 國立交通大學 |
2014-12-12T02:52:16Z |
低功率多工樹之輸入選擇編碼演算法
|
張孝恩; Hsiao-En Chang; 黃俊達; Juinn-Dar Huang |
| 國立交通大學 |
2014-12-12T02:52:10Z |
考慮處理器微架構之效能最佳化布局技術
|
陳紀穎; Chi-Ying Chen; 陳宏明; 黃俊達; Hung-Ming Chen; Juinn-Dar Huang |
| 國立交通大學 |
2014-12-12T02:52:09Z |
高速及面積最小化之可組態加法器設計
|
馮翊展; Yi-Zeng Fong; 黃俊達; Juinn-Dar Huang |
| 國立交通大學 |
2014-12-12T02:52:00Z |
應用整數線性規劃達成架構層級合成上 最佳化通道與暫存器配置之技術
|
黃維聖; Huang.Wei-Sheng; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T02:50:16Z |
一個改良式Donoho去方塊效應的技術與硬體的實現
|
黃建發; Chien Fa Huang; 董蘭榮; 黃俊達; Lan-Rong Dung; Juinn-Dar Huang |
| 國立交通大學 |
2014-12-12T02:44:49Z |
針對縮減乘積項之二元決策圖變數定序法及其於單電子電晶體陣列面積最小化之應用
|
陳揚; Chen, Yang; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T02:39:29Z |
於數位微流體生物晶片中共享稀釋操作之多反應物樣本製備技術
|
張顥瀚; Chang, Hao-Han; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T02:36:54Z |
以拓撲結構相似性驅動之線長極小化佈局演算法
|
賴鵬先; Lai, Peng-Hsien; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T02:36:47Z |
應用於數位微流體生物晶片之 多功能環狀架構暨對應之一站式合成演算法
|
楊偉豪; Yang, Wei-Haw; 黃俊達 |
| 國立交通大學 |
2014-12-12T02:36:43Z |
針對可重組態單電子電晶體陣列於構造限制下之面積最小化合成技術
|
陳建宇; Chen, Jian-Yu; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T02:26:22Z |
低功率指令快取記憶體之架構設計
|
程士祐; Shi-You Cheng; 黃俊達; Juinn-Dar Huang |
| 國立交通大學 |
2014-12-12T02:18:54Z |
用戶可規劃閘陣列之邏輯合成與分割
|
黃俊達; Huang, Juinn-Dar; 沈文仁, 周景揚; Wen-Zen Shen, Jing-Yang Jou |
| 國立交通大學 |
2014-12-12T02:07:17Z |
三維雜散電容模擬器及其在唯讀記憶體設計上的應用
|
黃俊達; HUANG,JUN-DA; 莊紹勳; ZHUANG,SHAO-XUN |
| 國立交通大學 |
2014-12-12T01:55:33Z |
應用於數位微流體生物晶片中達到反應物及廢液最小化之多目標濃度樣本製備程序
|
林惠珊; Lin, Huei-Shan; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:55:26Z |
基於記憶體式乘法器並實現於可程式邏輯閘陣列之高速且面積最小化的有限脈衝響應濾波器設計
|
許晉維; Hsu, Jin-Wei; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:55:24Z |
具有模組選擇能力之延遲最佳化數位微流體生物晶片合成技術
|
劉廣正; Liu, Kuang-Chang; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:46:44Z |
考慮可退化複合型功能單元之延遲最佳化高階合成技術
|
王峻澤; Wang, Chun-Tze; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:46:44Z |
藉由擁擠感知區塊移動佈局之三維積體電路直通矽穿孔規劃演算法
|
黃崇羽; Huang Chung-Yu; 黃俊達; Huang Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:37:35Z |
應用於三維可程式化閘陣列之熱感知擺放演算法
|
許蜜祐; Hsu, Mi-yu; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:37:35Z |
為取得面積與延遲間較佳平衡之三維可程式邏輯閘陣列架構探索
|
李寶鑑; Lee, Bau-Cheng; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:37:34Z |
iLap: 三維積體電路上減少直通矽穿孔數目之迭代式層級感知分割演算法
|
劉揚翔; Liu, Yang-Hsiang; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:27:22Z |
分散式暫存器檔案架構之資料傳輸合成
|
林彥廷; Lin, Yen-Ting; 黃俊達; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:27:22Z |
考量島間傳遞延遲的分散式暫存器檔案架構之效能考量架構合成
|
許婉玲; Hsu, Wan-Ling; 周景揚; 黃俊達; Jou, Jing-Yang; Huang, Juinn-Dar |
