臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 50951566 線上人數 : 775 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"黃威"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 111-120 / 171 (共18頁)
<< < 7 8 9 10 11 12 13 14 15 16 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
國立交通大學	2014-12-13T10:30:50Z	e-Home核心技術之研究-子計畫一：e-Home伺服器之系統記憶體設計與電路實現(II)	黃威; WeiHwang
國立交通大學	2014-12-13T10:30:18Z	MEPG-4/21 SoC設計及新世代行動通訊之研究-子計畫一：應用於多媒體晶片系統之低電壓高頻寬嵌入式記憶體(III)	黃威; WeiHwang
國立交通大學	2014-12-13T10:29:54Z	e-Home核心技術之研究---總計畫(III)	黃威; Hwang Wei
國立交通大學	2014-12-13T10:29:25Z	e-Home核心技術之研究---子計畫一：e-Home伺服器之系統記憶體設計與電路實現(III)	黃威; Hwang Wei
國立交通大學	2014-12-13T10:29:07Z	晶片系統國家型科技計畫辦公室維運計畫	黃威; Hwang Wei
國立交通大學	2014-12-12T03:03:05Z	具有寫入輔助電路的穩健低功率靜態隨機存取記憶體	賴思詠; 黃威
國立交通大學	2014-12-12T03:02:53Z	低功率三態內容可定址式記憶體陣列與電路設計	劉文彥; Wen-Yen Liu; 黃威; Wei Hwang
國立交通大學	2014-12-12T03:00:51Z	以1.95奈米閘極厚度之65奈米互補式金屬氧化半導體元件實現之具可靠度及容許高壓輸入之雙電源輸出輸入介面電路設計	林秀玟; Hsiu-Wen Lin; 黃威; Wei Hwang
國立交通大學	2014-12-12T02:52:12Z	適用於H.264解碼器的可調式雙層外部記憶體管理器	張長軒; Chang-hsuan Chang; 黃威; Wei Hwang
國立交通大學	2014-12-12T02:52:09Z	具能量察覺管線化架構可重組混合基底的快速傅利葉轉換處理器設計	賴祈成; Chi-Chen Lai; 黃威; Wei Hwang

顯示項目 111-120 / 171 (共18頁)
<< < 7 8 9 10 11 12 13 14 15 16 > >>
每頁顯示[10|25|50]項目