臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"c f wu"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 6-35 / 35 (共1頁)
1
每頁顯示[10|25|50]項目

機構	日期	題名	作者
元智大學	2008-09	Parameter Settings on Preparation of Composite Photocatalysts for Enhancement of Adsorption/photocatalysis Hybrid Capability	謝建德; C.-H. Wu; J.-F. Shr; C.-F. Wu
元智大學	2007	A modified Wenzel model for hydrophobic behavior of nanostructured surfaces	謝建德; T.-Y. Han; J.-F. Shr; C.-F. Wu
國立中山大學	2003-09	High fan-in dynamic CMOS comparators with low transistor count	C.C. Wang;P.M. Lee;C.F. Wu;H.L. Wu
國立中山大學	2003	High fan-in dynamic CMOS comparators with low transistor count	C.C. Wang;P.M. Lee;C.F. Wu;H.L. Wu
國立中山大學	2002-06	A fast dynamic 64-bit comparator with small transistor count	C.C. Wang;Y.H. Hsueh;H.L. Wu;C.F. Wu
國立中山大學	2002-04	Image processing techniques for wafer defect cluster identification	C.J. Huang;C.C. Wang; C.F. Wu
國立中山大學	2002	A fast dynamic 64-bit comparator with small transistor count	C.C. Wang;Y.H. Hsueh;H.L. Wu;C.F. Wu
國立中山大學	2002	Image processing techniques for wafer defect cluster identification	C.J. Huang;C.C. Wang;C.F. Wu
國立中山大學	2002	Conformational Analysis and Binding Affinity Determination for Host-Guest Complexation of Alkali Metal Ion with Bis (Crown Ether)s by Electrospray Mass Spectrometry and Molecular Modeling	H.F. Wu; S.M. Huan; C.F. Wu
國立中山大學	2000-09	A low-cost quadrature decoder/counter interface integrated circuit for AC induction motor server control	C.C. Wang;P.M. Lee;Y.L. Tseng;C.F. Wu
國立中山大學	2000-05	A fast dynamic 64-bit comparator with small transistor count	C.C. Wang;H.L. Wu;C.F. Wu
國立中山大學	2000-03	Cell-based implementation of Radix-4/2 64b dividend 32b divisor signed integer divider using the COMPASS cell library	C.C. Wang;C.J. Huang;G.C. Lin;C.F. Wu
國立中山大學	2000-01	Single-ended SRAM with high test coverage and short test time	C.C. Wang;C.F. Wu;R.T. Hwang; C.H. Kao
國立中山大學	2000	Single-ended SRAM with high test coverage and short test time	C.C. Wang;C.F. Wu;R.T. Hwang;C.H. Kao
國立中山大學	2000	Cell-based implementation of Radix-4/2 64b dividend 32b divisor signed integer divider using the COMPASS cell library	C.C. Wang;C.J. Huang;G.C. Lin;C.F. Wu
國立中山大學	2000	A low-cost quadrature decoder/counter interface integrated circuit for AC induction motor server control	C.C. Wang;P.M. Lee;Y.L. Tseng;C.F. Wu
國立中山大學	1999-09	In-sawing-lane multi-level BIST for known good dies of LCD drivers	C.C. Wang;C.F. Wu;S.H. Chen;C.H. Kao
國立中山大學	1999-09	A real chip used in low-cost testing modules for liquid crystal display drivers	C.C. Wang;C.F. Wu;S.H. Chen;C.H. Kao
國立中山大學	1999-07	A low-power high-speed dynamic PLA circuit configuration for single-clock CMOS	C.C. Wang;C.F. Wu; R.T. Hwang;C.H. Kao
國立中山大學	1999-06	A chip design of radix-4/2 64b/32b signed and usigned integer divider using COMPASS cell library	C.C. Wang;C.J. Huang;G.C. Lin;C.F. Wu
國立中山大學	1999-05	Cell-based implementation of a mixed-radix-8/4/2 64b/32b signed integer divider using COMPASS cell library	C.C. Wang;I.Y. Chang;C.F. Wu
國立中山大學	1999-01	Dynamic NOR-NOR PLA Design with IDDQ Testability	C.F. Wu;C.C. Wang;R.T. Hwang;C.H. Kao
國立中山大學	1999	In-sawing-lane multi-level BIST for known good dies of LCD drivers	C.C. Wang;C.F. Wu;S.H. Chen;C.H. Kao
國立中山大學	1999	Dynamic NOR-NOR PLA Design with IDDQ Testability	C.F. Wu;C.C. Wang;R.T. Hwang;C.H. Kao
國立中山大學	1999	A low-power high-speed dynamic PLA circuit configuration for single-clock CMOS	C.C. Wang;C.F. Wu;R.T. Hwang;C.H. Kao
國立中山大學	1998-11	1 GHz 64-bit High-Speed Comparator Using ANT Dynamic Logic with Two-Phase Clocking	C.C. Wang;C.F. Wu;K.C. Tsai
國立中山大學	1998-06	Design of single-ended SRAM with high test coverage and short test time	C.F. Wu;C.C. Wang;R.T. Hwang;C.H. Kao
國立中山大學	1998-04	Design of fast dynamic CMOS comparators with fewer transistor count	C.F. Wu;C.C. Wang;Y.L. Tseng;C.H. Kao
國立中山大學	1997-12	A low-power and high-speed dynmaic PLA circuit configurationfor single-clock CMOS	C.C. Wang;C.F. Wu;R.T. Hwang;C.H. Kao
國立中山大學	1997-09	IDDQ testable configuration for PLAs by transformation into inverters	C.F. Wu;C.C. Wang;R.T. Hwang;C.H. Kao

顯示項目 6-35 / 35 (共1頁)
1
每頁顯示[10|25|50]項目

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 50714084 線上人數 : 472 教育部委託研究計畫計畫執行:國立臺灣大學圖書館