|
English
|
正體中文
|
简体中文
|
总笔数 :2856655
|
|
造访人次 :
53545170
在线人数 :
1391
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"huang juinn dar"的相关文件
显示项目 116-124 / 124 (共3页)
<< < 1 2 3
每页显示[10|25|50]项目
| 國立交通大學 |
2014-12-08T15:11:01Z |
Verification of pin-accurate port connections
|
Lee, Geeng-Wei; Huang, Juinn-Dar; Wang, Chun-Yao; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:10:28Z |
Reducing Fault Dictionary Size for Million-Gate Large Circuits
|
Hong, Yu-Ru; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-08T15:10:02Z |
Low-power instruction cache architecture using pre-tag checking
|
Cheng, Shi-You; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-08T15:09:35Z |
Automatic Verification Stimulus Generation for Interface Protocols Modeled With Non-Deterministic Extended FSM
|
Shih, Che-Hua; Huang, Juinn-Dar; Jon, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:08:24Z |
Fault dictionary size reduction for million-gate large circuits
|
Hong, Yu-Ru; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-08T15:08:23Z |
A precise bandwidth control arbitration algorithm for hard real-time SoC buses
|
Lin, Bu-Ching; Lee, Geeng-Wei; Huang, Juinn-Dar; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:08:10Z |
Communication Synthesis for Interconnect Minimization in Multicycle Communication Architecture
|
Huang, Ya-Shih; Hong, Yu-Ju; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-08T15:06:35Z |
A Hierarchical Criticality-Aware Architectural Synthesis Framework for Multicycle Communication
|
Chen, Chia-I; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-08T15:03:24Z |
A multicycle communication architecture and synthesis flow for global interconnect resource sharing
|
Huang, Wei-Sheng; Hong, Yu-Ru; Huang, Juinn-Dar; Huang, Ya-Shih |
显示项目 116-124 / 124 (共3页)
<< < 1 2 3
每页显示[10|25|50]项目
|
