English  |  正體中文  |  简体中文  |  總筆數 :2856565  
造訪人次 :  53422026    線上人數 :  663
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

"huang po tsang"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 51-60 / 77 (共8頁)
<< < 1 2 3 4 5 6 7 8 > >>
每頁顯示[10|25|50]項目

機構 日期 題名 作者
國立交通大學 2014-12-16T06:15:01Z METHOD AND DEVICE FOR DECODING A SCALABLE VIDEO SIGNAL UTILIZING AN INTER-LAYER PREDICTION CHANG YUNG; HUANG PO-TSANG; HWANG WEI; CHEN YU-CHEN; LI GWO-LONG; CHANG TIAN-SHEUAN
國立交通大學 2014-12-16T06:14:49Z STATIC RANDOM ACCESS MEMORY WITH RIPPLE BIT LINES/SEARCH LINES FOR IMROVING CURRENT LEAKAGE/VARIATION TOLERANCE AND DENSITY/PERFORMANCE CHUANG Ching-Te; YANG Hao-I; LU Chien-Yu; CHEN Chien-Hen; CHANG Chi-Shin; HUANG Po-Tsang; LAI Shu-Lin; HWANG Wei; JOU Shyh-Jye; TU Ming-Hsien
國立交通大學 2014-12-16T06:14:17Z Dual-threshold-voltage two-port sub-threshold SRAM cell apparatus Chang Mu-Tien; Huang Po-Tsang; Hwang Wei
國立交通大學 2014-12-16T06:13:50Z Static random access memory with ripple bit lines/search lines for improving current leakage/variation tolerance and density/performance Chuang Ching-Te; Yang Hao-I; Lu Chien-Yu; Chen Chien-Hen; Chang Chi-Shin; Huang Po-Tsang; Lai Shu-Lin; Hwang Wei; Jou Shyh-Jye; Tu Ming-Hsien
國立交通大學 2014-12-12T01:21:40Z 應用於多核心系統晶片之節能晶內資料傳輸-以記憶儲存為重心 黃柏蒼; Huang, Po-Tsang; 黃威; Hwang, Wei
國立交通大學 2014-12-08T15:46:20Z A 5.2mW all-digital fast-lock self-calibrated multiphase delay-locked loop Chuang, Li-Pu; Chang, Ming-Hung; Huang, Po-Tsang; Kan, Chih-Hao; Hwang, Wei
國立交通大學 2014-12-08T15:46:19Z "Green" micro-architecture and circuit co-design for ternary content addressable memory Huang, Po-Tsang; Chang, Shu-Wei; Liu, Wen-Yen; Hwang, Wei
國立交通大學 2014-12-08T15:45:55Z A ROBUST ULTRA-LOW POWER ASYNCHRONOUS FIFO MEMORY WITH SELF-ADAPTIVE POWER CONTROL Chang, Mu-Tien; Huang, Po-Tsang; Hwang, Wei
國立交通大學 2014-12-08T15:37:31Z A 65 nm 0.165 fJ/Bit/Search 256 x 144 TCAM Macro Design for IPv6 Lookup Tables Huang, Po-Tsang; Hwang, Wei
國立交通大學 2014-12-08T15:35:47Z Area-Power-Efficient 11-Bit SAR ADC with Delay-Line Enhanced Tuning for Neural Sensing Applications Huang, Teng-Chieh; Huang, Po-Tsang; Wu, Shang-Lin; Chen, Kuan-Neng; Chiou, Jin-Chern; Chen, Kuo-Hua; Chiu, Chi-Tsung; Tong, Ho-Ming; Chuang, Ching-Te; Hwang, Wei

顯示項目 51-60 / 77 (共8頁)
<< < 1 2 3 4 5 6 7 8 > >>
每頁顯示[10|25|50]項目