| 國立交通大學 |
2014-12-12T01:55:18Z |
可用於低電壓動態電壓與頻率調節系統之多相時脈設計與電壓準位轉換設計
|
陳美維; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:46:42Z |
實現在40奈米製程技術下可操縱在低操縱電壓的512Kb 8T靜態隨機存取記憶體
|
陳建亨; Chen, Chien-Hen; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:46:42Z |
近/次臨界靜態隨機存取記憶體為基礎的先進先出記憶體設計於近身無線網路的設計和實作
|
杜威宏; Du, Wei-Hung; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:46:42Z |
超低動態電壓基於頻率比之製程、電壓、溫度感測器與其應用
|
林上圓; Lin, Shang-Yaun; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:46:41Z |
用於矽穿孔之三維積體電路完整電源供應之分析
|
楊博任; Yang, Po-Jen; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:37:36Z |
用於矽穿孔之三維積體電路完整電源供應之分析
|
林天鴻; Lin, Tien-Hung; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:37:36Z |
極低功率次/近臨界靜態隨機存取記憶體設計於動態電源調整先進先出記憶體
|
邱議德; Chiu, Yi-Te; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:37:34Z |
應用於無線影像娛樂系統的隨選記憶體系統
|
張雍; Chang, Yung; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:37:34Z |
可用於工作在次臨界╱近臨界電壓區間綠色節能科技之製程、電壓、溫度高適應性超低電壓時脈系統設計
|
謝忠穎; Hsieh, Chung-Ying; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:36:16Z |
低功率正反器與可重置的先進先出暫存器設計
|
蔡志侃; Tsai, Chi-Ken; 黃威; Hwang Wei |
| 國立交通大學 |
2014-12-12T01:27:24Z |
應用於太陽能之高效率的電源管理系統
|
吳俊毅; Wu, Chun-Yi; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:27:22Z |
全數位寬電壓範圍寬頻率範圍延遲鎖定迴路時脈產生器設計
|
張益銘; Chang, Yi-Ming; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:27:20Z |
低功率8T靜態隨機存取記憶體和次臨界多埠暫存器的設計與實現
|
楊仕祺; Yang, Shyh-Chyi; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:27:19Z |
基於漢明差值與觸動計數模型之差分能量分析與實作-以AES晶片為例
|
魏廷聿; Wei, Ting-Yu; 張錫嘉; 黃威; Chang, Hsie-Chia; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:24:38Z |
適用於高能源效率晶片之可感知變異超低電壓設計
|
張銘宏; Chang, Ming-Hung; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:23:24Z |
高可靠度奈米級靜態隨機存取記憶體設計： 可靠度分析與改善技術
|
楊皓義; Yang, Hao-I; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:23:20Z |
應用於無線影像娛樂系統之以記憶體為重心的晶內互聯網路
|
王湘斐; Wang, Shiang-Fei; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:22:35Z |
適用於二維及矽穿孔三維積體電路之適應性功率管理設計
|
謝維致; Hsieh, Wei-Chih; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-12T01:21:40Z |
應用於多核心系統晶片之節能晶內資料傳輸－以記憶儲存為重心
|
黃柏蒼; Huang, Po-Tsang; 黃威; Hwang, Wei |
| 國立交通大學 |
2014-12-08T15:47:26Z |
A Fully-Differential Subthreshold SRAM Cell with Auto-Compensation
|
Chang, Mu-Tien; Hwang, Wei |
| 國立交通大學 |
2014-12-08T15:46:20Z |
A 5.2mW all-digital fast-lock self-calibrated multiphase delay-locked loop
|
Chuang, Li-Pu; Chang, Ming-Hung; Huang, Po-Tsang; Kan, Chih-Hao; Hwang, Wei |
| 國立交通大學 |
2014-12-08T15:46:19Z |
"Green" micro-architecture and circuit co-design for ternary content addressable memory
|
Huang, Po-Tsang; Chang, Shu-Wei; Liu, Wen-Yen; Hwang, Wei |
| 國立交通大學 |
2014-12-08T15:45:57Z |
A 300-mV 36-mu W Multiphase Dual Digital Clock Output Generator with Self-Calibration
|
Chang, Ming-Hung; Chuang, Li-Pu; Chang, I-Ming; Hwang, Wei |
| 國立交通大學 |
2014-12-08T15:45:56Z |
IN-SITU SELF-AWARE ADAPTIVE POWER CONTROL SYSTEM WITH MULTI-MODE POWER GATING NETWORK
|
Hsieh, Wei-Chih; Hwang, Wei |
| 國立交通大學 |
2014-12-08T15:45:55Z |
A ROBUST ULTRA-LOW POWER ASYNCHRONOUS FIFO MEMORY WITH SELF-ADAPTIVE POWER CONTROL
|
Chang, Mu-Tien; Huang, Po-Tsang; Hwang, Wei |
