臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 50682840 線上人數 : 220 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"j b kuo"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 51-60 / 176 (共18頁)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
臺大學術典藏	2018-09-10T09:24:48Z	Turn-off Transient Behavior of 40nm PD SOI NMOS Device Considering the Floating Body Effect	S. W. Fang; J. B. Kuo; D. Chen; C. S. Yeh; JAMES-B KUO
臺大學術典藏	2018-09-10T09:24:48Z	Floating-Body Kink Effect: Ply-Si TFT versus SOI CMOS	T. C. Liu;J. B. Kuo;S. D. Zhang; T. C. Liu; J. B. Kuo; S. D. Zhang; JAMES-B KUO
臺大學術典藏	2018-09-10T09:24:48Z	Floating-Body Kink Effect: Ply-Si TFT versus SOI CMOS	T. C. Liu;J. B. Kuo;S. D. Zhang; T. C. Liu; J. B. Kuo; S. D. Zhang; JAMES-B KUO
臺大學術典藏	2018-09-10T09:24:48Z	Design of Distortionless Interconnects via Main/auxiliary Structure with LC Line for High Speed On-chip Transmission	T. C. Liu;J. B. Kuo;S. D. Zhang; T. C. Liu; J. B. Kuo; S. D. Zhang; JAMES-B KUO
臺大學術典藏	2018-09-10T09:24:48Z	Design of Distortionless Interconnects via Main/auxiliary Structure with LC Line for High Speed On-chip Transmission	T. C. Liu;J. B. Kuo;S. D. Zhang; T. C. Liu; J. B. Kuo; S. D. Zhang; JAMES-B KUO
臺大學術典藏	2018-09-10T08:46:16Z	Modeling the Floating-Body-Effect-Related Transient Behavior of 40nm PD SOI NMOS Device via the SPICE Bipolar/MOS Model	S. W. Fang; J. B. Kuo; D. Chen; C. S. Yeh; JAMES-B KUO
臺大學術典藏	2018-09-10T08:46:16Z	A Novel Low-Voltage Silicon-On-Insulator (SOI) CMOS Complementary Pass-Transistor Logic (CPL) Circuit using Asymmetrical Dynamic Threshold Pass-Transistor (ADTPT) Technique	J. B. Kuo;B. T. Wang; J. B. Kuo; B. T. Wang; JAMES-B KUO
臺大學術典藏	2018-09-10T08:46:16Z	A Novel Low-Voltage Silicon-On-Insulator (SOI) CMOS Complementary Pass-Transistor Logic (CPL) Circuit using Asymmetrical Dynamic Threshold Pass-Transistor (ADTPT) Technique	J. B. Kuo;B. T. Wang; J. B. Kuo; B. T. Wang; JAMES-B KUO
臺大學術典藏	2018-09-10T08:46:16Z	A Charge-Sharing-Problem-Free 1.5V BiCMOS Dynamic Logic Gate Circuit	J. B. Kuo; J. B. Kuo; JAMES-B KUO
臺大學術典藏	2018-09-10T08:46:16Z	A Charge-Sharing-Problem-Free 1.5V BiCMOS Dynamic Logic Gate Circuit	J. B. Kuo; J. B. Kuo; JAMES-B KUO

顯示項目 51-60 / 176 (共18頁)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每頁顯示[10|25|50]項目