臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :2875249
	造訪人次 : 54218825 線上人數 : 880 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"j l huang"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 51-60 / 72 (共8頁)
<< < 1 2 3 4 5 6 7 8 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
臺大學術典藏	2018-09-10T06:03:14Z	A Random Jitter Extraction Technique in the Presence of Sinusoidal Jitter	J.-L. Huang; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T06:03:13Z	A low-cost jitter measurement technique for BIST applications	Huang, Jiun-Lang; J.-L. Huang; J.-J. Huang; Y.-S. Liu
臺大學術典藏	2018-09-10T06:03:13Z	On-Chip Random Jitter Testing Using Low Tap-Count Coarse Delay Lines	J.-L. Huang; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T05:29:18Z	A Fabrication Process Variation Based Approach to Evaluate Design-for-Test Techniques	Y. R. Chen; J. L. Huang; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T05:29:18Z	An On-Chip Random Jitter Testing Technique Using Low Tap-Count Delay Lines	J. L. Huang; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T05:29:18Z	Random jitter testing using low tap-count delay lines	J.-L. Huang; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T04:59:50Z	An Infrastructure IP for On-Chip Clock Jitter Measurement	J. J. Huang; J. L. Huang; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T04:36:02Z	A Delay-Line Based On-Chip Jitter Measurement Technique	J. J. Huang; J. L. Huang; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T04:36:02Z	A Low-Cost Jitter Measurement Technique for BIST Applications	J. J. Huang; J. L. Huang; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T04:15:41Z	Testing Second-Order Delta-Sigma Modulators using Pseudo-Random Patterns	C. K. Ong; J. L. Huang; K. T. Cheng; JIUN-LANG HUANG

顯示項目 51-60 / 72 (共8頁)
<< < 1 2 3 4 5 6 7 8 > >>
每頁顯示[10|25|50]項目