|
English
|
正體中文
|
简体中文
|
总笔数 :2817583
|
|
造访人次 :
27778274
在线人数 :
853
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"jiang ihr"的相关文件
显示项目 1-5 / 5 (共1页) 1 每页显示[10|25|50]项目
國立交通大學 |
2014-12-08T15:46:03Z |
Internet-based hierarchical floorplan design
|
Lin, JH; Jou, JY; Jiang, IHR |
國立交通大學 |
2014-12-08T15:44:51Z |
Crosstalk-driven interconnect optimization by simultaneous gate and wire sizing
|
Jiang, IHR; Chang, YW; Jou, JY |
國立交通大學 |
2014-12-08T15:39:16Z |
Simultaneous floorplan and buffer-block optimization
|
Jiang, IHR; Chang, YW; Jou, JY; Chao, KY |
國立交通大學 |
2014-12-08T15:26:50Z |
On placement and routing of wafer scale memory
|
Sung, LA; Jiang, IHR; Chang, YW; Jou, JY; Wu, JC; Feng, TS |
國立交通大學 |
2014-12-08T15:17:44Z |
Reliable crosstalk-driven interconnect optimization
|
Jiang, IHR; Pan, SR; Chang, YW; Jou, JY |
显示项目 1-5 / 5 (共1页) 1 每页显示[10|25|50]项目
|