English  |  正體中文  |  简体中文  |  總筆數 :0  
造訪人次 :  52748894    線上人數 :  702
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

"kuo hsien kai"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 1-10 / 14 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目

機構 日期 題名 作者
國立交通大學 2019-04-02T06:04:53Z A Distributed Thread Scheduler for Dynamic Multithreading on Throughput Processors Yen, Ta-Kan; Kuo, Hsien-Kai; Lai, Bo-Cheng Charles
國立交通大學 2018-08-21T05:56:36Z Cache Capacity Aware Thread Scheduling for Irregular Memory Access on Many-Core GPGPUs Kuo, Hsien-Kai; Yen, Ta-Kan; Lai, Bo-Cheng Charles; Jou, Jing-Yang
國立交通大學 2017-04-21T06:56:40Z A Quantitative Method to Data Reuse Patterns of SIMT Applications Lai, Bo-Cheng Charles; Platero, Luis Garrido; Kuo, Hsien-Kai
國立交通大學 2017-04-21T06:56:17Z Unified Designs for High Performance LDPC Decoding on GPGPU Lai, Bo-Cheng Charles; Lee, Chia-Ying; Chiu, Tsou-Han; Kuo, Hsien-Kai; Chang, Chun-Kai
國立交通大學 2017-04-21T06:48:47Z Enhancing Data Reuse in Cache Contention Aware Thread Scheduling on GPGPU Lu, Chin-Fu; Kuo, Hsien-Kai; Lai, Bo-Cheng Charles
國立交通大學 2015-12-02T03:00:59Z A Locality-Aware Dynamic Thread Scheduler for GPGPUs Huang, Yu-Hao; Tseng, Ying-Yu; Kuo, Hsien-Kai; Yen, Ta-Kan; Lai, Bo-Cheng Charles
國立交通大學 2015-07-21T11:21:09Z Reducing Contention in Shared Last-Level Cache for Throughput Processors Kuo, Hsien-Kai; Lai, Bo-Cheng Charles; Jou, Jing-Yang
國立交通大學 2015-07-21T08:30:53Z A Read-Write Aware DRAM Scheduling for Power Reduction in Multi-Core Systems Lai, Chih-Yen; Pan, Gung-Yu; Kuo, Hsien-Kai; Jou, Jing-Yang
國立交通大學 2015-07-21T08:29:25Z A Cache Hierarchy Aware Thread Mapping Methodology for GPGPUs Lai, Bo-Cheng Charles; Kuo, Hsien-Kai; Jou, Jing-Yang
國立交通大學 2014-12-08T15:35:17Z MEMORY CAPACITY AWARE NON-BLOCKING DATA TRANSFER ON GPGPU Liu, Hao-Wei; Kuo, Hsien-Kai; Chen, Kuan-Ting; Lai, Bo-Cheng Charles

顯示項目 1-10 / 14 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目