臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 总笔数 :0
	造访人次 : 52821493 在线人数 : 642 教育部委托研究计画计画执行:国立台湾大学图书馆

搜寻范围

进阶搜寻

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

浏览
	典藏机构
	作者
	题名
	日期
	统计图表
	机构即时统计
	学术趋势

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作权
	出版社及期刊政策查询
	TAIR著作权会议记录

相关连结
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"kuo j b"的相关文件

回到依作者浏览
依题名排序	依日期排序

显示项目 31-40 / 128 (共13页)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每页显示[10|25|50]项目

机构	日期	题名	作者
國立臺灣大學	2003	Modeling the Fringing Electric Field Effect on the Threshold Voltage of FD SOI NMOS Devices with the LDD/Sidewall Oxide Spacer Structure	Lin, S.C.; Kuo, J.B.
國立臺灣大學	2002-03-14	Sub-I V CMOS large capacitive-load driver circuit using direct bootstrap technique for ' low-voltage CMOS VLSI	Chen, P.C.; Kuo, J.B.
國立臺灣大學	2002	Compact threshold-voltage model for short-channelpartially-depleted (PD) SOI dynamic-threshold MOS (DTMOS) devices	Kuo, J.B.; Yuan, Kuo-Hua; Lin, Shih-Chia
國立臺灣大學	2002	Sub-1 V CMOS large capacitive-load driver circuit using directbootstrap technique for low-voltage CMOS VLSI	Chen, P.C.; Kuo, J.B.
國立臺灣大學	2002	A 0.8-V 128-Kb Four-Way Set-Associative Two-Level CMOS Cache Memory Using Two-Stage Wordline/Bitline-Oriented Tag-Compare (WLOTC/BLOTC) Scheme	Lin, Perng-Fei; Kuo, J.B.
國立臺灣大學	2002	0.8V CMOS Adiabatic Differential Switch Logic Circuit Using Bootstrap Technique for Low-Voltage Low-Power VLSI	Zhang, Y.; Chen, H.H.; Kuo, J.B.
國立臺灣大學	2002	Closed-Form Breakdown Voltage Model for PD SOI NMOS Devices Considering Impact Ionization of Both Parasitic BJT and Surface MOS Channel Simultaneously	Lin, Shih-Chia; Kuo, J.B.
國立臺灣大學	2002	Closed-form analytical drain current model considering energy transport and self-heating for short-channel fully-depleted SOI NMOS devices with lightly-doped drain structure biased in strong inversion	Lin, Shih-Chia; Kuo, J.B.
國立臺灣大學	2001	A Novel Low-Voltage Content-Addressable-Memory (CAM) Cell with a Fast Tag-Compare Capability using Partially-Depleted (PD) SOI CMOS Dynamic-Threshold (DTMOS) Techniques	Liu, S.C.; Wu, F.A.; Kuo, J.B.
國立臺灣大學	2001	A 1-V 128-kb four-way set-associative CMOS cache memory usingwordline-oriented tag-compare (WLOTC) structure with thecontent-addressable-memory (CAM) 10-transistor tag cell	Lin, Perng-Fei; Kuo, J.B.

显示项目 31-40 / 128 (共13页)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每页显示[10|25|50]项目