|
English
|
正體中文
|
简体中文
|
總筆數 :2822924
|
|
造訪人次 :
30054624
線上人數 :
1057
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"kuo j b"的相關文件
顯示項目 21-30 / 128 (共13頁)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每頁顯示[10|25|50]項目
| 國立臺灣大學 |
2005-04 |
0.7 V Manchester carry look-ahead circuit using PD SOI CMOS asymmetrical dynamic threshold pass transistor techniques suitable for low-voltage CMOS VLSI systems
|
Chiang, T.Y.; Kuo, J.B. |
| 國立臺灣大學 |
2004-12 |
A 0.8 V CMOS TSPC adiabatic DCVS logic circuit with the bootstrap technique for low-power VLSI
|
Chen, H.P.; Kuo, J.B. |
| 國立臺灣大學 |
2004-07 |
Evolution of low-voltage CMOS digital VLSI circuits using bootstrap technique
|
Kuo, J.B. |
| 臺大學術典藏 |
2004-07 |
Evolution of low-voltage CMOS digital VLSI circuits using bootstrap technique
|
Kuo, J.B.Kuojb; Kuo, J.B.; KuoJB |
| 國立臺灣大學 |
2004-04 |
Low-Voltage SOI CMOS VLSI Devices and Circuits
|
Lin, S. C.; Kuo, J. B. |
| 國立臺灣大學 |
2004-03 |
CMOS Digital IC
|
Kuo, J. B. |
| 國立臺灣大學 |
2004 |
A Compact Threshold Voltage Model for Gate Misalignment Effect of DG FD SOI NMOS Devices Considering Fringing Electric Field Effects
|
Kuo, J.B.; Sun, E.C. |
| 國立臺灣大學 |
2003-11 |
Analysis of gate misalignment effect on the threshold voltage of double-gate (DG) ultrathin fully-depleted (FD) silicon-on-insulator (SOI) NMOS devices using a compact model considering fringing electric field effect
|
Kuo, J.B.; Sun, E.C.; Lin, M.T. |
| 臺大學術典藏 |
2003-11 |
Analysis of gate misalignment effect on the threshold voltage of double-gate (DG) ultrathin fully-depleted (FD) silicon-on-insulator (SOI) NMOS devices using a compact model considering fringing electric field effect
|
Kuo, J.B.; Sun, E.C.; Lin, M.T.Kuojb; Kuo, J.B.; Sun, E.C.; Lin, M.T.; KuoJB |
| 國立臺灣大學 |
2003 |
Ultra-Low-Voltage SOI CMOS Inverting Driver Circuit Using Effective Charge Pump Based on Bootstrap Technique
|
Chen, J.H.T.; Kuo, J.B. |
顯示項目 21-30 / 128 (共13頁)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每頁顯示[10|25|50]項目
|
