|
"kuo sy yen"的相關文件
顯示項目 256-265 / 284 (共29頁)
<< < 20 21 22 23 24 25 26 27 28 29 > >>
每頁顯示[10|25|50]項目
| 國立臺灣大學 |
1991-01 |
VHDL-Based Design and Analysis of Defect Tolerant VLSI/WSI Array Architectures
|
郭斯彥; 王弓; Kuo, Sy-Yen; Wang, Kung |
| 臺大學術典藏 |
1991-01 |
VHDL-Based Design and Analysis of Defect Tolerant VLSI/WSI Array Architectures
|
Kuo, Sy-Yen; Wang, Kung; Kuo, Sy-Yen; Wang, Kung |
| 國立臺灣大學 |
1991 |
Efficient Parallel Sorting and Merging Algorithms for Two-Dimensional Mesh-Connected Processor Arrays
|
郭斯彥; Liang, S. C.; Kuo, Sy-Yen; Liang, S. C. |
| 國立臺灣大學 |
1991 |
Efficient Reconfiguration Algorithms for Degradable VLSI/WSI Arrays
|
郭斯彥; Chen, I. Y.; Kuo, Sy-Yen; Chen, I. Y. |
| 臺大學術典藏 |
1991 |
Efficient Parallel Sorting and Merging Algorithms for Two-Dimensional Mesh-Connected Processor Arrays
|
Liang, S. C.; Kuo, Sy-Yen; 郭斯彥; Liang, S. C.; Kuo, Sy-Yen |
| 臺大學術典藏 |
1991 |
Efficient Reconfiguration Algorithms for Degradable VLSI/WSI Arrays
|
Chen, I. Y.; Kuo, Sy-Yen; 郭斯彥; Chen, I. Y.; Kuo, Sy-Yen |
| 國立臺灣大學 |
1990-06 |
Concurrent Error Detection and Correction in Real Time Systolic Sorting Arrays
|
Liang, S. C.; 郭斯彥; Liang, S. C.; Kuo, Sy-Yen |
| 臺大學術典藏 |
1990-06 |
Concurrent Error Detection and Correction in Real Time Systolic Sorting Arrays
|
Liang, S. C.; Kuo, Sy-Yen; Liang, S. C.; 郭斯彥; Kuo, Sy-Yen |
| 國立臺灣大學 |
1990-05 |
Fault Tolerance Techniques for Systoilc Arrays
|
Abraham, J. A.; Banerjee, P.; Chen, C. Y.; Fuchs, W. K.; 郭斯彥; Reddy, A. L. N.; Abraham, J. A.; Banerjee, P.; Chen, C. Y.; Fuchs, W. K.; Kuo, Sy-Yen; Reddy, A. L. N. |
| 國立臺灣大學 |
1990-04 |
Fault Tolerant VLSI Systolic Median Filters
|
Liang, S. C.; 郭斯彥; Liang, S. C.; Kuo, Sy-Yen |
顯示項目 256-265 / 284 (共29頁)
<< < 20 21 22 23 24 25 26 27 28 29 > >>
每頁顯示[10|25|50]項目
|
