|
"lai fei pei"的相關文件
顯示項目 26-50 / 58 (共3頁)
<< < 1 2 3 > >>
每頁顯示[10|25|50]項目
| 國立臺灣大學 |
1996-03 |
A rule-based neural stock trading decision support system
|
Chou, Seng-Cho Timothy; Yang, Chau-Chen; Chan, Chi-Huang; Lai, Fei-pei |
| 臺大學術典藏 |
1996-03 |
A rule-based neural stock trading decision support system
|
Chou, Seng-Cho Timothy; Yang, Chau-Chen; Chan, Chi-Huang; Lai, Fei-pei; Chou, Seng-Cho Timothy; Yang, Chau-Chen; Chan, Chi-Huang; Lai, Fei-pei |
| 國立臺灣大學 |
1996 |
分散式共用記憶體系統編譯器設計與實作
|
賴飛羆; Lai, Fei-Pei |
| 國立臺灣大學 |
1995 |
分散式共用記憶體系統--架構, 演算法與發展環境
|
郭斯彥; 顏嗣鈞; 賴飛羆; Kuo, Sy-Yen; Yen, Hsu-Chun; Lai, Fei-Pei |
| 國立臺灣大學 |
1994-12 |
Reducing procedure call overhead: optimizing register usage at procedure calls
|
Lai, Fei-pei; Hsieh, Chia-Jung |
| 臺大學術典藏 |
1994-12 |
Reducing procedure call overhead: optimizing register usage at procedure calls
|
Lai, Fei-Pei; Hsieh, Chia-Jung; Lai, Fei-pei; Hsieh, Chia-Jung |
| 國立臺灣大學 |
1994 |
多處理機工作站之處理器晶片研製
|
賴飛羆; Lai, Fei-Pei |
| 國立臺灣大學 |
1993-10 |
Design and test of memory management unit and cache controller chip
|
Hsieh, David; Lai, Fei-pei |
| 臺大學術典藏 |
1993-10 |
Design and test of memory management unit and cache controller chip
|
Hsieh, David; Lai, Fei-Pei; Hsieh, David; Lai, Fei-pei |
| 國立臺灣大學 |
1993-09 |
Design and analysis of a hierarchical and modular local ATM switch
|
Tsai, Zse-hong; Yu, Kang-yei; Lai, Fei-pei |
| 臺大學術典藏 |
1993-09 |
Design and analysis of a hierarchical and modular local ATM switch
|
Tsai, Zse-Hong; Yu, Kang-Yei; Lai, Fei-Pei; Tsai, Zse-hong; Yu, Kang-yei; Lai, Fei-pei; TsaiZsehong; LaiFeipei |
| 國立臺灣大學 |
1993 |
超大型積體電路電腦輔助設計系統(I)-總計畫
|
陳良基; 林呈祥; 楊武純; 賴飛羆; 陳良基; 林呈祥; 楊武純; Lai, Fei-Pei |
| 臺大學術典藏 |
1993 |
超大型積體電路電腦輔助設計系統(I)-總計畫
|
陳良基; 林呈祥; 楊武純; 賴飛羆; 陳良基; 林呈祥; 楊武純; 賴飛羆; 林呈祥; Lai, Fei-Pei |
| 國立臺灣大學 |
1992 |
區域ATM交換模組之積體電路設計
|
蔡志宏; 賴飛羆; Tsai, Zse-Hong; Lai, Fei-Pei |
| 國立臺灣大學 |
1992 |
總計畫:超級電腦之研究發展 分項計劃名稱:大型多處理機系統硬體研究二
|
郭德盛; 龐台銘; 賴飛羆; 郭德盛; 龐台銘; Lai, Fei-Pei |
| 國立臺灣大學 |
1992 |
總計畫:超級電腦之研究發展分項計劃名稱:大型多處理機系統硬體研究一
|
郭德盛; 賴飛羆; Kuo, Te-Son; Lai, Fei-Pei |
| 國立臺灣大學 |
1992 |
智慧型超大型積體電路設計自動化系統
|
賴飛羆; Lai, Fei-Pei |
| 國立臺灣大學 |
1992 |
超級電腦之研究發展
|
賴飛羆; 郭德盛; Lai, Fei-Pei; Kuo, Te-Son |
| 國立臺灣大學 |
1992 |
超級電腦之研究發展(分項主題:向量、平行編譯器)
|
賴飛羆; 郭德盛; Lai, Fei-Pei; Kuo, Te-Son |
| 國立臺灣大學 |
1991 |
MARS:Zero-Delay Branch List Access Architecture
|
賴飛羆; Horng, Cheun-Jing; Parng, Tai-Ming; Lai, Fei-Pei; Horng, Cheun-Jing; Parng, Tai-Ming |
| 國立臺灣大學 |
1991 |
The Implementation of Integer Processing Unit (IPU) of the Mars System
|
賴飛羆; Jang, G. S.; Chang, T. N.; Juang, Y. L.; Lai, Fei-Pei; Jang, G. S.; Chang, T. N.; Juang, Y. L. |
| 國立臺灣大學 |
1991 |
智慧型超大型積體電路設計自動化系統(六)
|
賴飛羆; Lai, Fei-Pei |
| 國立臺灣大學 |
1991 |
總計畫:智慧型超大型積體電路設計自動化系統,分項計劃:多處理機工作站之處理器晶片研製
|
賴飛羆; Lai, Fei-Pei |
| 臺大學術典藏 |
1991 |
MARS:Zero-Delay Branch List Access Architecture
|
Parng, Tai-Ming; Lai, Fei-Pei; Horng, Cheun-Jing; 賴飛羆; Horng, Cheun-Jing; Parng, Tai-Ming; Lai, Fei-Pei; Horng, Cheun-Jing |
| 臺大學術典藏 |
1991 |
The Implementation of Integer Processing Unit (IPU) of the Mars System
|
Jang, G. S.; Chang, T. N.; Juang, Y. L.; Lai, Fei-Pei; Jang, G. S.; Chang, T. N.; 賴飛羆; Jang, G. S.; Chang, T. N.; Juang, Y. L.; Lai, Fei-Pei; Jang, G. S.; Chang, T. N. |
顯示項目 26-50 / 58 (共3頁)
<< < 1 2 3 > >>
每頁顯示[10|25|50]項目
|
