| 國立交通大學 |
2019-04-02T06:00:44Z |
A Maze Routing-Based Methodology With Bounded Exploration and Path-Assessed Retracing for Constrained Multilayer Obstacle-Avoiding Rectilinear Steiner Tree Construction
|
Lin, Kuen-Wey; Lin, Yeh-Sheng; Li, Yih-Lang; Lin, Rung-Bin |
| 國立交通大學 |
2018-08-21T05:57:11Z |
Pin Accessibility Evaluating Model for Improving Routability of VLSI Designs
|
Su, Hong-Yan; Nishizawa, Shinichi; Wu, Yan-Shiun; Shiomi, Jun; Li, Yih-Lang; Onodera, Hidetoshi |
| 國立交通大學 |
2018-08-21T05:57:01Z |
Clock Tree Aware Post-Global Placement Optimization
|
Su, Hong-Yan; Chiang, Po-Ting; Samanta, Radhamanjari; Li, Yih-Lang |
| 國立交通大學 |
2018-08-21T05:57:01Z |
Near-Future Traffic Evaluation based Navigation for Automated Driving Vehicles
|
Lin, Kuen-Wey; Li, Yih-Lang; Hashimoto, Masanori |
| 國立交通大學 |
2018-08-21T05:56:59Z |
DATC RDF: Robust Design Flow Database
|
Jung, Jinwook; Lee, Pei-Yu; Wu, Yan-Shiun; Darav, Nima Karimpour; Jiang, Iris Hui-Ru; Kravets, Victor N.; Behjat, Laleh; Li, Yih-Lang; Nam, Gi-Joon |
| 國立交通大學 |
2018-08-21T05:56:53Z |
Multi-Threaded Collision-Aware Global Routing with Bounded-Length Maze Routing
|
Liu, Wen-Hao; Kao, Wei-Chun; Li, Yih-Lang; Chao, Kai-Yuan |
| 國立交通大學 |
2018-08-21T05:56:53Z |
Double Patterning Lithography Aware Gridless Detailed Routing with Innovative Conflict Graph
|
Lin, Yen-Hung; Li, Yih-Lang |
| 國立交通大學 |
2018-08-21T05:56:44Z |
Cellular Automata Based Hardware Accelerator for Parallel Maze Routing
|
Saurabh, Shashank; Lin, Kuen-Wey; Li, Yih-Lang |
| 國立交通大學 |
2018-08-21T05:56:27Z |
LESAR: A Dynamic Line-End Spacing Aware Detailed Router
|
Wei, Ying-Chi; Samanta, Radhamanjari; Li, Yih-Lang |
| 國立交通大學 |
2018-08-21T05:56:24Z |
Near-Future Traffic Evaluation based Navigation for Automated Driving Vehicles Considering Traffic Uncertainties
|
Lin, Kuen-Wey; Hashimoto, Masanori; Li, Yih-Lang |
| 國立交通大學 |
2018-08-21T05:53:36Z |
Fast and Accurate Emissivity and Absolute Temperature Maps Measurement for Integrated Circuits
|
Yu, Hsueh-Ling; Li, Yih-Lang; Liao, Tzu-Yi; Wang, Tianchen; Tsai, Shu-Fei; Shi, Yiyu |
| 國立交通大學 |
2018-01-24T07:42:53Z |
考慮設計規則的符號式佈局到實體佈局的轉換
|
謝昕曄; 李毅郎; Hsieh, Sin-Ye; Li, Yih-Lang |
| 國立交通大學 |
2018-01-24T07:42:25Z |
考慮先進製程複雜的設計規則之標準元件庫佈局圖最佳化
|
陳敬禾; 李毅郎; Chen, Ching-Ho; Li, Yih-Lang |
| 國立交通大學 |
2018-01-24T07:42:25Z |
應用於先進製程標準元件之可移動式格點的
高品質迷宮繞線
|
翁立; 李毅郎; Wong, Le; Li, Yih-Lang |
| 國立交通大學 |
2018-01-24T07:39:34Z |
應用於漸進式時序驅動擺置法的早期延遲與晚期延遲最佳化方法
|
翁士堯; 李毅郎; Weng, Shih-Yao; Li, Yih-Lang |
| 國立交通大學 |
2018-01-24T07:39:34Z |
考慮先進製程中動態線端間距的細部繞線
|
魏映綺; 李毅郎; Wei, Ying-Chi; Li, Yih-Lang |
| 國立交通大學 |
2018-01-24T07:38:58Z |
考慮顏色平衡的雙重曝光
|
林孟毅; 李毅郎; Lin, Meng-Yi; Li, Yih-Lang |
| 國立交通大學 |
2018-01-24T07:35:57Z |
光子晶片上網路訊號傳輸之拓樸最佳化
|
賴宏豪; 李毅郎; Lai, Hung-Hao; Li, Yih-Lang |
| 國立交通大學 |
2017-04-21T06:50:13Z |
Fast and Accurate Emissivity and Absolute Temperature Maps Measurement for Integrated Circuits
|
Yu, Hsueh-Ling; Li, Yih-Lang; Liao, Tzu-Yi; Wang, Tianchen; Shi, Yiyu; Tsai, Shu-Fei |
| 國立交通大學 |
2017-04-21T06:50:08Z |
OpenDesign Flow Database: The Infrastructure for VLSI Design and Design Automation Research
|
Jung, Jinwook; Jiang, Iris Hui-Ru; Nam, Gi-Joon; Kravets, Victor N.; Behjat, Laleh; Li, Yih-Lang |
| 國立交通大學 |
2017-04-21T06:50:07Z |
DOPPLER: DPL-aware and OPC-friendly Gridless Detailed Routing with Mask Density Balancing
|
Lin, Yen-Hung; Ban, Yong-Chan; Pan, David Z.; Li, Yih-Lang |
| 國立交通大學 |
2017-04-21T06:49:25Z |
Multiple-Patterning Lithography-Aware Routing for Standard Cell Layout Synthesis
|
Lin, Kuen-Wey; Li, Yih-Lang; Lin, Rung-Bin |
| 國立交通大學 |
2017-04-21T06:48:48Z |
SubHunter: A High-Performance and Scalable Sub-Circuit Recognition Method with Prufer-Encoding
|
Su, Hong-Yan; Hsu, Chih-Hao; Li, Yih-Lang |
| 國立交通大學 |
2015-12-02T03:00:49Z |
Skillfully Diminishing Antenna Effect in Layer Assignment Stage
|
Lin, Chih-Chien; Liu, Wen-Hao; Li, Yih-Lang |
| 國立交通大學 |
2015-11-26T01:02:54Z |
針對先進製程標準元件庫提升可繞度並完成元件細部繞線
|
王博陞; Wang, Po-Sheng; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2015-11-26T00:56:10Z |
考慮時鐘樹之力導向後全域擺置最佳化
|
姜柏廷; Chiang, Po-Ting; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2015-07-21T08:28:45Z |
A Novel Fast Layout Encoding Method for Exact Multilayer Pattern Matching With Prufer Encoding
|
Su, Hong-Yan; Chen, Chieh-Chu; Li, Yih-Lang; Tu, An-Chun; Wu, Chuh-Jen; Huang, Chen-Ming |
| 國立交通大學 |
2014-12-13T10:51:51Z |
先進製程技術之設計與可靠度提昇研究---子計畫一：考慮串擾效應與光學臨近更正的可靠性連線最佳化(II)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:51:50Z |
單晶片系統驗證之核心技術開發---子計畫五：系統晶片布局設計後之驗證與最佳化平台研究(III)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:51:37Z |
先進製程技術之設計與可靠度提昇研究---子計畫一：考慮串擾效應與光學臨近更正的可靠性連線最佳化(III)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:51:10Z |
後次微米時代新興電子設計自動化技術之研究---子計畫五：考慮可製造化、可靠度與良率的繞線系統(I)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:48:52Z |
針對3D整合之電子設計自動化技術開發---子計畫二：三維電路整合之實體設計系統(I)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:47:16Z |
後次微米時代新興電子設計自動化技術之研究---子計畫五：考慮可製造化、可靠度與良率的繞線系統(II)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:45:02Z |
後次微米時代新興電子設計自動化技術之研究---子計畫五：考慮可製造化、可靠度與良率的繞線系統(III)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:44:21Z |
考慮能產生友善三重曝光樣形以及平衡光罩密度的非點格式細部繞線器
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:43:32Z |
針對3D整合之電子設計自動化技術開發---子計畫二：三維電路整合之實體設計系統(II)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:43:00Z |
平行運算電子設計自動化技術研究-子計畫三：在圖形處理單元平台上針對繞線演算法的平行化最佳化研究( I )
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:42:16Z |
以資料分析為導向之新型態電子設計自動化研究---總計畫暨子計畫三：利用特徵擷取技術應用於電路與佈局層級的智慧型電路表示法( I )
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:41:37Z |
平行運算電子設計自動化技術研究-子計畫三：在圖形處理單元平台上針對繞線演算法的平行化最佳化研究(2/3)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:33:16Z |
低功率系統之設計及自動化---子計畫VIII：針對低功率設計考慮RLC藕合效應的連線最佳化(I)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:32:54Z |
系統晶片後端設計變更之繞線研究
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:32:25Z |
低功率系統之設計及自動化-子計畫八：針對低功率設計考慮RLC藕合效應的連線最佳化(II)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:31:02Z |
低功率系統之設計及自動化-子計畫八：針對低功率設計考慮RLC藕合效應的連線最佳化(III)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:30:52Z |
單晶片系統驗證之核心技術開發-子計畫五：系統晶片布局設計後之驗證與最佳化平台研究(I)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:30:15Z |
平行運算電子設計自動化技術研究---子計畫三：在圖形處理單元平台上針對繞線演算法的平行化最佳化研究( III )
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:29:31Z |
單晶片系統驗證之核心技術開發---子計畫五：系統晶片布局設計後之驗證與最佳化平台研究(II)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-13T10:29:15Z |
先進製程技術之設計與可靠度提昇研究---子計畫一：考慮串擾效應與光學臨近更正的可靠性連線最佳化(I)
|
李毅郎; Li Yih-Lang |
| 國立交通大學 |
2014-12-12T02:45:10Z |
減少橋式錯誤的全域繞線與線軌指派法
|
何岳勳; He, Yueh-Hsun; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T02:45:02Z |
考慮電晶體打摺的先進製程標準電路佈局自動產生器
|
林志謙; Lin, Chih-Chien; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T02:44:14Z |
結合Prüfer編碼的高性能及可擴展的子電路辨識方法
|
許智皓; Hsu, Chih-Hao; 李毅郎; Li, Yih-Lang |
