| 國立交通大學 |
2014-12-12T02:38:09Z |
考慮嵌入不同大小之緩衝器的時鐘樹合成
|
朱浩賢; Chu, Hao-Hsien; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T02:38:09Z |
在後擺放器階段對繞線優化器所作的調查
|
陳玠竹; Chen, Chieh-Chu; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T02:33:33Z |
使用Prüfer序列的佈局編碼技術的精準快速之製程熱點偵測技術
|
蘇宏彥; Su, Hong-Yan; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:59:14Z |
考慮設計階層之可繞度導向平面擺置器
|
吳宗翰; Wu, Tsung-Han; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:59:11Z |
於異質平行化平台之現代廣域繞線設計
|
田珂帆; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:59:10Z |
考量三重曝光微影技術及平衡光罩密度的非點格式細部繞線方法
|
紀凱智; Chi, Kai-Chih; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:52:21Z |
X86平台上EDA工具之耗電與效能量化分析
|
張普賢; Chang, Kent P; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:51:59Z |
運用限位緩衝之表現導向避開障礙繞線樹
|
陳彥銘; Chen, Yen-Ming; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:51:59Z |
GPU平台下的高度平行化繞線演算法與其應用
|
羅勻鍵; Lo, Yun-Jian; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:51:57Z |
高品質多層障礙物排除之直角史坦那樹之建置
|
林業勝; Lin, Yeh-Sheng; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:43:51Z |
用於擺置繞線流程的可繞度和效能最佳化技術
|
劉文皓; Liu, Wen-Hao; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:43:37Z |
整合訊號矽穿孔與三維積體電路之全域繞線去改善線長與溢出
|
陳冠宏; Chen, Guan-Hung; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:43:29Z |
考慮單元切換時間之基於叢集法以有效配置去耦合電容使供電干擾最小化
|
陳俊宇; Chen, Chun-Yu; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:34:15Z |
考慮降低臨界面積的無格點線軌繞線與層指派
|
李育維; Lee, Yu-Wei; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:34:14Z |
在多核心平台上執行之多執行緒廣域佈線法
|
高偉峻; Kao, Wei-Chun; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:34:14Z |
以區域為基礎的整數線性規劃軌道繞線
|
林怡君; Lin, Yi-chun; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:33:54Z |
以階層為基礎插入緩衝器的時鐘樹合成
|
陳繪琦; Chen, Hui-Chi; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:33:50Z |
KDL: 應用群聚法考慮時脈限制的結構化特定應用積體電路配置器
|
高志承; Kao, Chih-Cheng; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:24:09Z |
在奈米設計繞線中針對效率,可製造性與良率的最佳化
|
林彥宏; Lin, Yen-Hung; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-12T01:19:13Z |
考慮冗餘接點之電路線軌指派法
|
蘇冠丞; Su, Guan-Chan; 李毅郎; Li, Yih-Lang |
| 國立交通大學 |
2014-12-08T15:42:07Z |
Design optimization of a current mirror amplifier integrated circuit using a computational statistics technique
|
Li, Yiming; Li, Yih-Lang; Yu, Shao-Ming |
| 國立交通大學 |
2014-12-08T15:42:06Z |
Electronic design automation using a unified optimization framework
|
Li, Yiming; Yu, Shao-Ming; Li, Yih-Lang |
| 國立交通大學 |
2014-12-08T15:37:06Z |
Dead Via Minimization by Simultaneous Routing and Redundant Via Insertion
|
Lin, Chih-Ta; Lin, Yen-Hung; Su, Guan-Chan; Li, Yih-Lang |
| 國立交通大學 |
2014-12-08T15:37:05Z |
Minimizing Clock Latency Range in Robust Clock Tree Synthesis
|
Liu, Wen-Hao; Li, Yih-Lang; Chen, Hui-Chi |
| 國立交通大學 |
2014-12-08T15:36:24Z |
Optimizing the Antenna Area and Separators in Layer Assignment of Multilayer Global Routing
|
Liu, Wen-Hao; Li, Yih-Lang |
