|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
51638426
線上人數 :
885
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"liao h j"的相關文件
顯示項目 81-87 / 87 (共9頁)
<< < 1 2 3 4 5 6 7 8 9
每頁顯示[10|25|50]項目
| 國立臺灣大學 |
1992-10 |
A BiCMOS dynamic full adder circuit for VLSI implementation of high-speed parallel multipliers using Wallace tree reduction architecture
|
Kuo, J.B.; Liao, H.J.; Chen, H.P. |
| 臺大學術典藏 |
1992-10 |
A BiCMOS dynamic full adder circuit for VLSI implementation of high-speed parallel multipliers using Wallace tree reduction architecture
|
Kuo, J.B.; Liao, H.J.; Chen, H.P.; Kuo, J.B.; Liao, H.J.; Chen, H.P.; KuoJB |
| 國立臺灣大學 |
1992-06 |
BiCMOS dynamic full adder circuit for high-speed parallel multipliers
|
Chen, H.P.; Liao, H.J.; Kuo, J.B. |
| 國立臺灣大學 |
1992-02 |
BiCMOS dynamic Manchester carry look ahead circuit for high speed arithmetic unit VLSI
|
Kuo, J.B.; Liao, H.J.; Chen, H.P. |
| 臺大學術典藏 |
1992-02 |
BiCMOS dynamic Manchester carry look ahead circuit for high speed arithmetic unit VLSI
|
Kuo, J.B.; Liao, H.J.; Chen, H.P.; KuoJB; Kuo, J.B.; Liao, H.J.; Chen, H.P. |
| 國立臺灣大學 |
1991-09 |
A BiCMOS tristate buffer for high-speed microprocessor VLSI
|
Kuo, J.B.; Liao, H.J. |
| 臺大學術典藏 |
1991-09 |
A BiCMOS tristate buffer for high-speed microprocessor VLSI
|
Kuo, J.B.; Liao, H.J.; Kuo, J.B.; Liao, H.J.; KuoJB |
顯示項目 81-87 / 87 (共9頁)
<< < 1 2 3 4 5 6 7 8 9
每頁顯示[10|25|50]項目
|
