| 國立臺灣大學 |
1993-02 |
Test time reduction in scan designed circuits
|
Lai, Wen-Joung; Kung, Chen-Pin; Lin, Chen-Shang |
| 國立臺灣大學 |
1993 |
多晶片模組設計自動化與測試系統總計劃(I)
|
林呈祥; 郭斯彥; Lin, Chen-Shang; Kuo, Sy-Yen |
| 國立臺灣大學 |
1993 |
自動設計驗證及測試樣本產生
|
林呈祥; Lin, Chen-Shang |
| 國立臺灣大學 |
1993 |
非同步電路設計合成之研究(II)
|
龐台銘; 林呈祥; Parng, Tai-Ming; Lin, Chen-Shang |
| 國立臺灣大學 |
1993 |
On the OBDD-Representation of General Boolean Functions
|
Liaw, H.; 林呈祥; Liaw, H.; Lin, Chen-Shang |
| 國立臺灣大學 |
1993 |
Test Time Reduction in Scan Designed Circuits
|
Lai, W.; Kung, C.; 林呈祥; Lai, W.; Kung, C.; Lin, Chen-Shang |
| 國立臺灣大學 |
1993 |
超大型積體電路電腦輔助設計系統I-4:非同步電路
|
林呈祥; Lin, Chen-Shang |
| 淡江大學 |
1992-11-26 |
Test set compaction for combinational circuits
|
張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang |
| 國立臺灣大學 |
1992-11 |
On the verification of state-coding in STGs
|
Lin, Kuan- Jen; Lin, Chen-Shang |
| 國立臺灣大學 |
1992-11 |
Test set compaction for combinational circuits
|
Chang, Jau-Shien; Lin, Chen-Shang |
| 國立臺灣大學 |
1992-11 |
Test Reduction in Scan-Designed Circuits
|
Lai, W.; Kung, C.; 林呈祥; Lai, W.; Kung, C.; Lin, Chen-Shang |
| 國立臺灣大學 |
1992-11 |
Test Set Compaction for Combinational Circuits
|
Chang, J.; 林呈祥; Chang, J.; Lin, Chen-Shang |
| 淡江大學 |
1992-06-01 |
On the OBDD-representation of general Boolean functions
|
廖賀田; Liaw, Heh-tyan; Lin, Chen-shang |
| 國立臺灣大學 |
1992-03 |
A realization algorithm of asynchronous circuits from STG
|
Lin, Kuan-Jen; Lin, Chen-Shang |
| 國立臺灣大學 |
1992-03 |
Parallel sequence fault simulation for synchronous sequential circuits
|
Kung, Chen-Pin; Lin, Chen-Shang |
| 國立臺灣大學 |
1992-03 |
A Realization Algorithm for Asynchronous Circuits From STG
|
Lin, K.; 林呈祥; Lin, K.; Lin, Chen-Shang |
| 國立臺灣大學 |
1992 |
自動高階合成系統(II)
|
林呈祥; Lin, Chen-Shang |
| 國立臺灣大學 |
1992 |
Identifiability of an Imbedding Unknown Subnetwork
|
林呈祥; Liu, R.; Lin, Chen-Shang; Liu, R. |
| 國立臺灣大學 |
1992 |
On the Verification of State Coding in STGs
|
Lin, K.; 林呈祥; Lin, K.; Lin, Chen-Shang |
| 國立臺灣大學 |
1992 |
智慧型超大型積體電路設計自動化系統(V)
|
闕志達; 龐台銘; 馮武雄; 楊武純; 林呈祥; 賴飛羆(Lai, Fei-Pei); 陳良基(Chen, Liang-Gee); 陳少傑(Chen, Sao-Jie); 郭斯彥(Kuo, Sy-Yen); Chiueh, Tzi-Dar; Parng, Tai-Ming; 馮武雄; Yang, Wu-Chun; Lin, Chen-Shang; 賴飛羆(Lai, Fei-Pei); 陳良基(Chen, Liang-Gee); 陳少傑(Chen, Sao-Jie); 郭斯彥(Kuo, Sy-Yen) |
| 淡江大學 |
1991-12 |
Boolean resubstitution with ATPG
|
張昭憲; Chang, Jau-shien ; 林呈祥; Lin, Chen-shang |
| 國立臺灣大學 |
1991-12 |
Bollean Resubstition with ATPG
|
Chang, J.; 林呈祥; Chang, J.; Lin, Chen-Shang |
| 國立臺灣大學 |
1991-09 |
Automatic Synthesis of Asynchronous Circuits
|
Lin, K.; 林呈祥; Lin, K.; Lin, Chen-Shang |
| 國立臺灣大學 |
1991-05 |
Parallel sequence fault simulation for synchronous sequential circuits
|
Kung, Chen-Pin; Lin, Chen-Shang |
| 國立臺灣大學 |
1991 |
智慧型超大型積體電路設計自動化系統
|
林呈祥; Lin, Chen-Shang |
