|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
52855389
線上人數 :
521
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"lin chen shang"的相關文件
顯示項目 6-15 / 70 (共7頁)
1 2 3 4 5 6 7 > >>
每頁顯示[10|25|50]項目
| 淡江大學 |
1994-11-16 |
Test time reduction for scan-designed circuits by sliding compatibility
|
張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang |
| 國立臺灣大學 |
1994-11 |
Test time reduction for scan-designed circuits by sliding compatibility
|
Chang, Jau-Shien; Lin, Chen-Shang |
| 淡江大學 |
1994-10-02 |
A test clock reduction method for scan-designed circuits
|
張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang |
| 國立臺灣大學 |
1994-10 |
A test clock reduction method for scan-designed circuits
|
Chang, Jau-Shien; Lin, Chen-Shang |
| 國立臺灣大學 |
1994-10 |
A Test Clock Reduction Method for Scan-Designed Circuits
|
Chang, J. S.; 林呈祥; Chang, J. S.; Lin, Chen-Shang |
| 國立臺灣大學 |
1994-03 |
Direct synthesis of hazard-free asynchronous circuits from STGs based on lock relation and MG-decomposition approach
|
Lin, Kuan-Jen; Kuo, Jih-Wen; Lin, Chen-Shang |
| 國立臺灣大學 |
1994-02 |
Direct Synthesis of Hazard-Free Asynchronous Circuits from STGs Based on Lock Relation and MG-Decomposition Approach
|
Lin, K. J.; Kuo, J. W.; 林呈祥; Lin, K. J.; Kuo, J. W.; Lin, Chen-Shang |
| 國立臺灣大學 |
1994 |
超大型積體電路電腦輔助設計系統I-4:非同步電路
|
林呈祥; Lin, Chen-Shang |
| 國立臺灣大學 |
1994 |
HyHOPE:a Fast Fault Simulator with Efficient Simulation of Hypertrophic Faults
|
Kung, C.; 林呈祥; Kung, C.; Lin, Chen-Shang |
| 國立臺灣大學 |
1994 |
Optimized Synthesis of Hazard-Free Asynchronous Circuits
|
Lin, K. J.; Kuo, J. W.; 林呈祥; Lin, K. J.; Kuo, J. W.; Lin, Chen-Shang |
顯示項目 6-15 / 70 (共7頁)
1 2 3 4 5 6 7 > >>
每頁顯示[10|25|50]項目
|
