|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
52861826
線上人數 :
679
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"lin yi min"的相關文件
顯示項目 11-20 / 35 (共4頁)
<< < 1 2 3 4 > >>
每頁顯示[10|25|50]項目
| 國立交通大學 |
2014-12-12T02:05:27Z |
高速度並聯共振電源供應器
|
林億民; LIN, YI-MIN; 郭美雄; GUO, MEI-XIONG |
| 國立交通大學 |
2014-12-12T01:50:57Z |
應用類神經網路於臺灣期貨指數極短線走勢行為知識發現
|
林益民; Lin, Yi-Min; 陳安斌; Chen, An-Pin |
| 國立交通大學 |
2014-12-12T01:23:19Z |
高面積效益軟性BCH及RS解碼器
|
林義閔; Lin, Yi-Min; 李鎮宜; 張錫嘉; Lee, Chen-Yi; Chang, Hsie-Chia |
| 國立交通大學 |
2014-12-08T15:36:34Z |
A 2.56 Gb/s Soft RS (255,239) Decoder Chip for Optical Communication Systems
|
Lin, Yi-Min; Hsu, Chih-Hsiang; Chang, Hsie-Chia; Lee, Chen-Yi |
| 國立交通大學 |
2014-12-08T15:32:14Z |
Improved High Code-Rate Soft BCH Decoder Architectures With One Extra Error Compensation
|
Lin, Yi-Min; Chang, Hsie-Chia; Lee, Chen-Yi |
| 國立交通大學 |
2014-12-08T15:29:04Z |
A Fully Parallel BCH Codec with Double Error Correcting Capability for NOR Flash Applications
|
Chu, Chia-Ching; Lin, Yi-Min; Yang, Chi-Heng; Chang, Hsie-Chia |
| 國立交通大學 |
2014-12-08T15:21:06Z |
A 26.9K 314.5Mbps Soft (32400,32208) BCH Decoder Chip for DVB-S2 System
|
Lin, Yi-Min; Chen, Chih-Lung; Chang, Hsie-Chia; Lee, Chen-Yi |
| 國立交通大學 |
2014-12-08T15:20:48Z |
A MPCN-Based Parallel Architecture in BCH Decoders for NAND Flash Memory Devices
|
Lin, Yi-Min; Yang, Chi-Heng; Hsu, Chih-Hsiang; Chang, Hsie-Chia; Lee, Chen-Yi |
| 國立交通大學 |
2014-12-08T15:17:51Z |
A Long Block Length BCH Decoder for DVB-S2 Application
|
Lin, Yi-Min; Wu, Jau-Yet; Lin, Chien-Ching; Chang, Hsie-Chia |
| 國立交通大學 |
2014-12-08T15:15:32Z |
A new lossy substrate model for accurate RF CMOS noise extraction and simulation with frequency and bias dependence
|
Guo, Jyh-Chyurn; Lin, Yi-Min |
顯示項目 11-20 / 35 (共4頁)
<< < 1 2 3 4 > >>
每頁顯示[10|25|50]項目
|
