|
English
|
正體中文
|
简体中文
|
总笔数 :0
|
|
造访人次 :
52857046
在线人数 :
598
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"lin yi wei"的相关文件
显示项目 11-20 / 45 (共5页)
<< < 1 2 3 4 5 > >>
每页显示[10|25|50]项目
| 國立交通大學 |
2019-04-02T05:58:57Z |
Low-Power and Highly Reliable Multilevel Operation in ZrO2 1T1R RRAM
|
Wu, Ming-Chi; Lin, Yi-Wei; Jang, Wen-Yueh; Lin, Chen-Hsi; Tseng, Tseung-Yuen |
| 國立成功大學 |
2017-02-02 |
應用多重輸入多重輸出陣列訊號技術於水下聲音通訊之研究
|
林奕瑋; Lin, Yi-Wei |
| 國立成功大學 |
2017-01-13 |
應用多重輸入多重輸出陣列訊號技術於水下聲音通訊之研究
|
林奕瑋; Lin, Yi-Wei |
| 國立交通大學 |
2015-11-26T01:05:20Z |
6T靜態隨機存取記憶體的設計與特性分析
|
林宜緯; Lin, Yi-Wei; 莊景德; Chuang, Ching-Te |
| 國立交通大學 |
2014-12-16T06:15:17Z |
DATA-AWARE DYNAMIC SUPPLY RANDOM ACCESS MEMORY
|
Chuang Ching-Te; Yang Hao-I; Lin Yi-Wei; Hwang Wei; Shih Wei-Chiang; Chen Chia-Cheng |
| 國立交通大學 |
2014-12-16T06:15:17Z |
VARIATION-TOLERANT WORD-LINE UNDER-DRIVE SCHEME FOR RANDOM ACCESS MEMORY
|
Chuang Ching-Te; Lin Yi-Wei; Chen Chia-Cheng; Shih Wei-Chiang |
| 國立交通大學 |
2014-12-16T06:14:56Z |
SRAM based on 6 transistor structure including a first inverter, a second inverter, a first pass-gate transistor, and a second pass-gate transistor
|
CHUANG Ching-Te; Jou Shyh-Jye; Hwang Wei; Lin Yi-Wei; Tsai Ming-Chien; Yang Hao-I; Tu Ming-Hsien; Shih Wei-Chiang; Lien Nan-Chun; Lee Kuen-Di |
| 國立交通大學 |
2014-12-16T06:14:56Z |
Oscillator based on a 6T SRAM for measuring the Bias Temperature Instability
|
Chuang Ching-Te; Jou Shyh-Jye; Hwang Wei; Tsai Ming-Chien; Lin Yi-Wei; Yang Hao-I; Tu Ming-Hsien; Shih Wei-Chiang; Lien Nan-Chun; Lee Kuen-Di |
| 國立交通大學 |
2014-12-16T06:14:13Z |
Variation-tolerant word-line under-drive scheme for random access memory
|
Chuang Ching-Te; Lin Yi-Wei; Chen Chia-Cheng; Shih Wei-Chiang |
| 國立交通大學 |
2014-12-16T06:14:07Z |
Data-aware dynamic supply random access memory
|
Chuang Ching-Te; Yang Hao-I; Lin Yi-Wei; Hwang Wei; Shih Wei-Chiang; Chen Chia-Cheng |
显示项目 11-20 / 45 (共5页)
<< < 1 2 3 4 5 > >>
每页显示[10|25|50]项目
|
