臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 52678914 線上人數 : 865 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"shih timothy k"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 461-479 / 479 (共10頁)
<< < 1 2 3 4 5 6 7 8 9 10
每頁顯示[10|25|50]項目

機構	日期	題名	作者
淡江大學	1995	Multimedia presentation designs with database support	施國琛; Shih, Timothy K.; Kuo, Chin-hwa; An, Kuan-shen
淡江大學	1995	Visualization of well engineered logic specification programs	施國琛; Shih, Timothy K.; Kuo, Chin-hwa; Yu, Wen-Shan
淡江大學	1995	An operational semantics approach to disciplined exceptions in logic programming	施國琛; Shih, Timothy K.; Lin, F.
淡江大學	1995	Formal specification and verification in Z for syncchronous concurrent compution	Lin, Fuyau;施國琛; Shih, Timothy K.
淡江大學	1994-12	Continuation semantics of logic programs with disciplined exception handling	施國琛; Shih, Timothy K.
淡江大學	1994-12	Spec: A Specification Processing Environment with Controls	施國琛; Shih, Timothy K.; Davis, Ruth E.
淡江大學	1994-09	A Temporal Arithmetic Based Reasoning System for Systolic Array Designs	施國琛; Shih, Timothy K.; Ling, Nam
淡江大學	1994	Formalizing the design of systolic array designs	施國琛; Shih, Timothy K.
淡江大學	1993-08	VSTA : a prolog-based formal verifier for systolic array designs	Ling, Nam; 施國琛; Shih, Timothy K.
淡江大學	1993-08	The use of fixed point induction in verifying systolic array designs : An applicative approach	施國琛; Shih, Timothy K.
淡江大學	1993-01	Verification of systolic architecture designs	施國琛 ; Shih, Timothy K.
淡江大學	1992-10	The specification and verification of synchronous concurrent computation	Lin, F.; 施國琛; Shih, Timothy K.; Lin, H. ; Wang, H.
淡江大學	1992-01	Coping with failure : disciplined exception handling in logic programming	施國琛; Shih, Timothy K.
淡江大學	1992-01	Inductive techniques for formal verification of systolic array designs in DSP applications approach	施國琛; Shih, Timothy K.
淡江大學	1992-01	Intelligence backstracking and controls based on a deduction status representation in logic programming	施國琛; Shih, Timothy K.
淡江大學	1992-01	Program generation and controls in a specification processing environment	施國琛; Shih, Timothy K.
淡江大學	1992-01	Using prolog as a tool for systolic array designs	施國琛; Shih, Timothy K.
淡江大學	1992-01	A temporal rule-based expert system for systolic array designs	施國琛; Shih, timothy K.
淡江大學	1991-11	An automatic design specification and verification tool for systolic array designe	Lin, Fu-yau; 施國琛; Shih, Timothy K.; Ling, Nam

顯示項目 461-479 / 479 (共10頁)
<< < 1 2 3 4 5 6 7 8 9 10
每頁顯示[10|25|50]項目