| 國立交通大學 |
2015-07-21T08:31:27Z |
Evaluation of Read-and Write-Assist Circuits for GeOI FinFET 6T SRAM Cells
|
Hu, Vita Pi-Ho; Fan, Ming-Long; Su, Pin; Chuang, Ching-Te |
| 國立交通大學 |
2015-07-21T08:31:16Z |
Investigation and Optimization of Monolithic 3D Logic Circuits and SRAM Cells Considering Interlayer Coupling
|
Fan, Ming-Long; Hu, Vita Pi-Ho; Chen, Yin-Nien; Su, Pin; Chuang, Ching-Te |
| 國立交通大學 |
2015-07-21T08:31:11Z |
Evaluation of Transient Voltage Collapse Write-Assist for GeOI and SOI FinFET SRAM Cells
|
Hu, Vita Pi-Ho; Fan, Ming-Long; Su, Pin; Chuang, Ching-Te |
| 國立交通大學 |
2015-07-21T08:29:06Z |
Investigation and comparison of analog figures-of-merit for TFET and FinFET considering work-function variation
|
Lee, Ko-Chun; Fan, Ming-Long; Su, Pin |
| 國立交通大學 |
2015-07-21T08:29:05Z |
Investigation of Multi-V-th Efficiency for Trigate GeOI p-MOSFETs Using Analytical Solution of 3-D Poisson\'s Equation
|
Wu, Shu-Hua; Yu, Chang-Hung; Chiang, Chun-Hsien; Su, Pin |
| 國立交通大學 |
2015-07-21T08:29:05Z |
Investigation of Backgate-Biasing Effect for Ultrathin-Body III-V Heterojunction Tunnel FET
|
Fan, Ming-Long; Hu, Vita Pi-Ho; Hsu, Chih-Wei; Su, Pin; Chuang, Ching-Te |
| 國立交通大學 |
2015-07-21T08:28:07Z |
Analysis of GeOI FinFET 6T SRAM Cells With Variation-Tolerant WLUD Read-Assist and TVC Write-Assist
|
Hu, Vita Pi-Ho; Fan, Ming-Long; Su, Pin; Chuang, Ching-Te |
| 國立交通大學 |
2014-12-16T06:15:18Z |
SCHMITT TRIGGER-BASED FINFET SRAM CELL
|
Chuang Ching-Te; Hsieh Chien-Yu; Fan Ming-Long; Hu Pi-Ho; Su Pin |
| 國立交通大學 |
2014-12-16T06:15:00Z |
INDEPENDENTY-CONTROLLED-GATE SRAM
|
CHUANG Ching-Te; Chen Yin-Nien; Hsieh Chien-Yu; Fan Ming-Long; Hu Pi-Ho; Su Pin |
| 國立交通大學 |
2014-12-16T06:14:14Z |
Schmitt trigger-based finFET SRAM cell
|
Chuang Ching-Te; Hsieh Chien-Yu; Fan Ming-Long; Hu Pi-Ho; Su Pin |
| 國立交通大學 |
2014-12-16T06:13:52Z |
Independently-controlled-gate SRAM
|
Chuang Ching-Te; Chen Yin-Nien; Hsieh Chien-Yu; Fan Ming-Long; Hu Pi-Ho; Su Pin |
| 國立交通大學 |
2014-12-13T10:51:54Z |
次50奈米Multiple-Gate SOI CMOS的特性分析與模式建立
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:51:33Z |
次32奈米多重閘極元件的特性分析與模式建立---變異性與微縮性，高頻類比特性，以及介觀現象的探討
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:49:45Z |
單石三維整合架構下使用前瞻元件之邏輯以及靜態隨機存取記憶體電路分析
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:49:40Z |
前瞻矽奈米元件變異性及傳輸特性綜合研究(I)
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:45:53Z |
前瞻矽奈米元件變異性及傳輸特性綜合研究(II)
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:43:14Z |
單石三維整合架構下使用前瞻元件之邏輯以及靜態隨機存取記憶體電路分析
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:42:49Z |
異質通道元件在邏輯電路及記憶體應用之適用性評估
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:41:26Z |
異質通道元件在邏輯電路及記憶體應用之適用性評估
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:41:05Z |
源/汲極串聯電阻引致對高度微縮金氧半元件汲極電流不匹配及變異之反饋效應研究
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:31:50Z |
次100奈米SOI CMOS的RF/Analog特性分析與模式建立(I)
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:31:32Z |
一個用於部分與完全解離絕緣矽電路模擬的統整元件模型---65奈米SOI CMOS基體源極內建能障降低的探討
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:30:21Z |
次100奈米SOI CMOS的RF/Analog特性分析與模式建立(II)
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-13T10:29:57Z |
次50奈米Multiple-Gate SOI CMOS的特性分析與模式建立
|
蘇彬; Su Pin |
| 國立交通大學 |
2014-12-12T02:45:23Z |
鰭狀、穿隧場效電晶體和異質通道三維積體超薄層元件於超低功耗靜態隨機存取記憶體和邏輯電路之設計與分析
|
范銘隆; Fan, Ming-Long; 蘇彬; Su, Pin |
