|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
52782372
線上人數 :
806
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"wei kai cheng"的相關文件
顯示項目 1-9 / 9 (共1頁)
1
每頁顯示[10|25|50]項目
| 國立彰化師範大學 |
2011-04 |
A high current efficiency rail-to-rail buffer for low drop-out regulators with load regulation-enhanced
|
Peng, Guang-Yu; Wei, Kai-Cheng |
| 國立彰化師範大學 |
2010-04 |
Using the charge recycling technique for low power PLA design
|
Xiao, C.-T. ; Wei, Kai-Cheng |
| 國立彰化師範大學 |
2008-08 |
An Efficient Algorithm for Obstacle-Avoiding Rectilinear Steiner Tree Construction
|
Lin, Chih-Hung; Wei, Kai-Cheng |
| 國立彰化師範大學 |
2007-06 |
Encoding Bus for Low Power and Coupling Effects Minimization
|
Lin, H. W. ; Wei, Kai-Cheng |
| 國立彰化師範大學 |
2007-03 |
Low Power Bus Encoding Technique Considering Coupling Effects
|
Lin, H. W. ; Wei, Kai-Cheng |
| 國立彰化師範大學 |
1997-01 |
Low Test-Application Time Method for EEPLA testing
|
Wei, Kai-Cheng ; Liu, B. D. ; Tang, J. J. |
| 國立彰化師範大學 |
1994-07 |
An efficient Algorithm for Selecting Bipartite Row and Column Folding of Programmable Logic Arrays
|
Liu, B. D. ; Wei, Kai-Cheng |
| 國立彰化師範大學 |
1994 |
Combining the Folding and Testing for Programmable Logic Arrays
|
Wei, Kai-Cheng; Liu, B. D. |
| 國立彰化師範大學 |
1994 |
Low Overhead Design for Programmable Logic Array with Testability
|
Wei, Kai-Cheng ; Sheu, J. J. ; Liu, B. D. |
顯示項目 1-9 / 9 (共1頁)
1
每頁顯示[10|25|50]項目
|
