English  |  正體中文  |  简体中文  |  总笔数 :0  
造访人次 :  52911917    在线人数 :  970
教育部委托研究计画      计画执行:国立台湾大学图书馆
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR

浏览

消息

著作权

相关连结

"yao wen chang"的相关文件

回到依作者浏览
依题名排序 依日期排序

显示项目 151-160 / 348 (共35页)
<< < 11 12 13 14 15 16 17 18 19 20 > >>
每页显示[10|25|50]项目

机构 日期 题名 作者
臺大學術典藏 2018-09-10T08:14:58Z Area-I/O flip-chip routing for chip-package co-design considering signal skews Fang, J.-W.; Chang, Y.-W.; Fang, J.-W.; Chang, Y.-W.; YAO-WEN CHANG
臺大學術典藏 2018-09-10T08:14:57Z Predictive formulae for OPC with applications to lithography-friendly routing Chen, T.-C.; Liao, G.-W.; Chang, Y.-W.; Chen, T.-C.; Liao, G.-W.; Chang, Y.-W.; YAO-WEN CHANG
臺大學術典藏 2018-09-10T08:14:57Z Native-conflict-aware wire perturbation for double patterning technology Chen, S.-Y.;Chang, Y.-W.; Chen, S.-Y.; Chang, Y.-W.; YAO-WEN CHANG
臺大學術典藏 2018-09-10T08:14:57Z Multilayer global routing with via and wire capacity considerations Hsu, C.-H.; Chen, H.-Y.; Chang, Y.-W.; Hsu, C.-H.; Chen, H.-Y.; Chang, Y.-W.; YAO-WEN CHANG
臺大學術典藏 2018-09-10T08:14:57Z ILP-based pin-count aware design methodology for microfluidic biochips Lin, C.C.-Y.; Chang, Y.-W.; Lin, C.C.-Y.; Chang, Y.-W.; YAO-WEN CHANG
臺大學術典藏 2018-09-10T08:14:57Z High variation-tolerant obstacle-avoiding clock mesh synthesis with symmetrical driving trees Shiht, X.-W.; Leet, H.-C.; Hot, K.-H.; Chang, Y.-W.; Shiht, X.-W.; Leet, H.-C.; Hot, K.-H.; Chang, Y.-W.; YAO-WEN CHANG
臺大學術典藏 2018-09-10T08:14:57Z Fast timing-model independent buffered clock-tree synthesis Shih, X.-W.; Chang, Y.-W.; Shih, X.-W.; Chang, Y.-W.; YAO-WEN CHANG
臺大學術典藏 2018-09-10T08:14:57Z Efficient provably good OPC modeling and its applications to interconnect optimization Huang, S.-L.; Lin, C.-W.; Chang, Y.-W.; Huang, S.-L.; Lin, C.-W.; Chang, Y.-W.; YAO-WEN CHANG
臺大學術典藏 2018-09-10T08:14:56Z Unified analytical global placement for large-scale mixed-size circuit designs Hsu, M.-K.;Chang, Y.-W.; Hsu, M.-K.; Chang, Y.-W.; YAO-WEN CHANG
臺大學術典藏 2018-09-10T08:14:56Z Three-dimensional integrated circuits (3D IC) floorplan and power/ground network co-synthesis Falkenstern, P.; Xie, Y.; Chang, Y.-W.; Wang, Y.; YAO-WEN CHANG; Falkenstern, P.;Xie, Y.;Chang, Y.-W.;Wang, Y.

显示项目 151-160 / 348 (共35页)
<< < 11 12 13 14 15 16 17 18 19 20 > >>
每页显示[10|25|50]项目