|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
52740122
線上人數 :
720
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"yeh sheng han"的相關文件
顯示項目 1-7 / 7 (共1頁)
1
每頁顯示[10|25|50]項目
| 國立交通大學 |
2015-07-21T08:29:26Z |
Reliability-Driven Chip-Level Design for High-Frequency Digital Microfluidic Biochips
|
Yu, Shang-Tsung; Yeh, Sheng-Han; Ho, Tsung-Yi |
| 國立成功大學 |
2015-04 |
Reliability-Driven Chip-Level Design for High-Frequency Digital Microfluidic Biochips
|
Yu, Shang-Tsung; Yeh, Sheng-Han; Ho, Tsung-Yi |
| 國立成功大學 |
2014-09 |
Voltage-Aware Chip-Level Design for Reliability-Driven Pin-Constrained EWOD Chips
|
Yeh, Sheng-Han; Chang, Jia-Wen; Huang, Tsung-Wei; Yu, Shang-Tsung; Ho, Tsung-Yi |
| 國立成功大學 |
2013-11 |
An ILP-based Routing Algorithm for Pin-Constrained EWOD Chips With Obstacle Avoidance
|
Chang, Jia-Wen; Yeh, Sheng-Han; Huang, Tsung-Wei; Ho, Tsung-Yi |
| 國立成功大學 |
2013-08-27 |
針對可靠的針腳限制介電濕潤晶片之考量電壓的晶片層級設計
|
葉昇翰; Yeh, Sheng-Han |
| 國立成功大學 |
2013-02-01 |
Integrated Fluidic-Chip Co-Design Methodology for Digital Microfluidic Biochips
|
Chang, Jia-Wen; Yeh, Sheng-Han; Huang, Tsung-Wei; Ho, Tsung-Yi |
| 國立成功大學 |
2012-11 |
Voltage-Aware Chip-Level Design for Reliability-Driven Pin-Constrained EWOD Chips
|
Yeh, Sheng-Han; Chang, Jia-Wen; Huang, Tsung-Wei; Ho, Tsung-Yi |
顯示項目 1-7 / 7 (共1頁)
1
每頁顯示[10|25|50]項目
|
