臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 52894618 線上人數 : 742 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"yen tai lai"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 1-9 / 9 (共1頁)
1
每頁顯示[10|25|50]項目

機構	日期	題名	作者
南台科技大學	2001-08	Graph-theory-based simplex algorithm for VLSI layout spacing problems with multiple variable constraints	Lih-Yang Wang; Yen-Tai Lai;王立洋
南台科技大學	1995-01	Performance-Directed Compaction for VLSI Symbolic Layout	Lih-Yang Wang; Yen-Tai Lai; Bin-Da Liu; Ting-Chun Chang;王立洋
南台科技大學	1993-05	Layout compaction with minimized delay bound on timing critical paths	Lih-Yang Wang; Yen-Tai Lai; Bin-Da Liu; Tin-Chung Chang;王立洋; 劉濱達
南台科技大學	1993	Performance-Driven Global Routing Based on Simulated Evolution	Lih-Yang Wang; Bin-Da Liu; Yen-Tai Lai; Ming-Yuan Yeh; 王立洋;劉濱達
南台科技大學	1993	A graph-based simplex algorithm for minimizing the layout size andthe delay on timing critical paths	Lih-Yang Wang; Yen-Tai Lai; Bin-Da Liu; Ting-Chun Chang; 王立洋;劉濱達
南台科技大學	1992-07	Neural Nerwork on Two Dimensional IC Layout Compaction	Lih-Yang Wang; Kun-Nern Chen; Yen-Tai Lai; Bin-Da Liu;王立洋
南台科技大學	1991	Simultaneous Pin Assignment and Global Routing for Custom VLSI Design	Lih-Yang Wang; Yen-Tai Lai; Bin-Da Liu; 王立洋;劉濱達
南台科技大學	1991	TOPOLOGICAL CELL COMPACTION VIA TRANSISTOR ROTATION	Lih-Yang Wang(王立洋); Yen-Tai Lai; Bin-Da Liu( 劉濱達)
南台科技大學	1991	Two-Dimensional Layout Compaction by Neural Optimization Network	Lih-Yang Wang; Yen-Tai Lai; Bin-Da Liu

顯示項目 1-9 / 9 (共1頁)
1
每頁顯示[10|25|50]項目