臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 总笔数 :0
	造访人次 : 52738900 在线人数 : 732 教育部委托研究计画计画执行:国立台湾大学图书馆

搜寻范围

进阶搜寻

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

浏览
	典藏机构
	作者
	题名
	日期
	统计图表
	机构即时统计
	学术趋势

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作权
	出版社及期刊政策查询
	TAIR著作权会议记录

相关连结
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"yen tai lai"的相关文件

回到依作者浏览
依题名排序	依日期排序

显示项目 1-9 / 9 (共1页)
1
每页显示[10|25|50]项目

机构	日期	题名	作者
南台科技大學	2001-08	Graph-theory-based simplex algorithm for VLSI layout spacing problems with multiple variable constraints	Lih-Yang Wang; Yen-Tai Lai;王立洋
南台科技大學	1995-01	Performance-Directed Compaction for VLSI Symbolic Layout	Lih-Yang Wang; Yen-Tai Lai; Bin-Da Liu; Ting-Chun Chang;王立洋
南台科技大學	1993-05	Layout compaction with minimized delay bound on timing critical paths	Lih-Yang Wang; Yen-Tai Lai; Bin-Da Liu; Tin-Chung Chang;王立洋; 劉濱達
南台科技大學	1993	Performance-Driven Global Routing Based on Simulated Evolution	Lih-Yang Wang; Bin-Da Liu; Yen-Tai Lai; Ming-Yuan Yeh; 王立洋;劉濱達
南台科技大學	1993	A graph-based simplex algorithm for minimizing the layout size andthe delay on timing critical paths	Lih-Yang Wang; Yen-Tai Lai; Bin-Da Liu; Ting-Chun Chang; 王立洋;劉濱達
南台科技大學	1992-07	Neural Nerwork on Two Dimensional IC Layout Compaction	Lih-Yang Wang; Kun-Nern Chen; Yen-Tai Lai; Bin-Da Liu;王立洋
南台科技大學	1991	Simultaneous Pin Assignment and Global Routing for Custom VLSI Design	Lih-Yang Wang; Yen-Tai Lai; Bin-Da Liu; 王立洋;劉濱達
南台科技大學	1991	TOPOLOGICAL CELL COMPACTION VIA TRANSISTOR ROTATION	Lih-Yang Wang(王立洋); Yen-Tai Lai; Bin-Da Liu( 劉濱達)
南台科技大學	1991	Two-Dimensional Layout Compaction by Neural Optimization Network	Lih-Yang Wang; Yen-Tai Lai; Bin-Da Liu

显示项目 1-9 / 9 (共1页)
1
每页显示[10|25|50]项目