|
"yu hui jung"的相關文件
顯示項目 11-36 / 36 (共1頁)
1
每頁顯示[10|25|50]項目
| 國立臺灣大學 |
1989 |
骨科X光影像數位化處理
|
于惠中; 陳秋發; Yu, Hui-Jung; Chen, Chiu-Fa |
| 國立臺灣大學 |
1988 |
氣對動物器官反應之研究
|
于惠中; 嚴震東; Yu, Hui-Jung; Yen, Chen-Tung |
| 國立臺灣大學 |
1988 |
神經電生理信號之壓縮與儲存系統
|
于惠中; 曹恆偉; Yu, Hui-Jung; Tsao, Hen-Wai |
| 國立臺灣大學 |
1987-03 |
多軌神經電訊號的自動拮取與分析
|
陳秋發; 于惠中; Chen, Chiu-Fa; Yu, Hui-Jung |
| 國立臺灣大學 |
1987 |
視覺對比敏感度測試系統
|
于惠中; 陳秋發; Yu, Hui-Jung; Chen, Chiu-Fa |
| 國立臺灣大學 |
1987 |
整合式超大型積體電路設計系統
|
于惠中; 龐台銘; 林呈祥; Yu, Hui-Jung; Parng, Tai-Ming; Lin, Chen-Shang |
| 國立臺灣大學 |
1986-09 |
Design and Implementation of Microprogrammed-Controller Synthesizer
|
于惠中; Parng, T. P.; 馮武雄; Chen, C. F.; Sun, L. F.; Yu, Hui-Jung; Parng, T. P.; Feng, Wu-Shiung; Chen, C. F.; Sun, L. F. |
| 國立臺灣大學 |
1986-09 |
Design and Implementation of Schematic-Entry Generation System
|
馮武雄; Parng, T. P.; 于惠中; Chen, C. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, C. F. |
| 國立臺灣大學 |
1986-09 |
Hierarchical Placement System for VLSI Design
|
馮武雄; Parng, T. P.; 于惠中; Chen, C. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, C. F. |
| 國立臺灣大學 |
1986-09 |
HILAS-an Hierarchical and Interactive Layout Editor System
|
馮武雄; Parng, T. P.; 于惠中; Chen, C. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, C. F. |
| 國立臺灣大學 |
1986-09 |
Integrated Entry and Verification System for VLSI Design
|
馮武雄; Parng, T. P.; 于惠中; Chen, C. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, C. F. |
| 國立臺灣大學 |
1986-09 |
Integrated VLSI Design System - Main System Design
|
Parng, T. P.; 馮武雄; 于惠中; Chen, C. F.; Cheng, K. D.; Parng, T. P.; Feng, Wu-Shiung; Yu, Hui-Jung; Chen, C. F.; Cheng, K. D. |
| 國立臺灣大學 |
1986-09 |
Multiple-Level Abstraction for Hierarchical VLSI Storage System
|
Parng, T. P.; 馮武雄; 于惠中; Chen, C. F.; Cheng, K. D.; Parng, T. P.; Feng, Wu-Shiung; Yu, Hui-Jung; Chen, C. F.; Cheng, K. D. |
| 國立臺灣大學 |
1986-09 |
Netlist-Driven Cell-Layout Editor System
|
馮武雄; Parng, T. P.; 于惠中; Chen, C. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, C. F. |
| 國立臺灣大學 |
1986-09 |
Private Database Management System for VLSI Design
|
Parng, T. P.; 馮武雄; 于惠中; Chen, C. F.; Cheng, K. D.; Parng, T. P.; Feng, Wu-Shiung; Yu, Hui-Jung; Chen, C. F.; Cheng, K. D. |
| 國立臺灣大學 |
1986-09 |
Three Layer Routing Algorithms for VLSI Design
|
馮武雄; Parng, T. P.; 于惠中; Chen, C. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, C. F. |
| 國立臺灣大學 |
1986-08 |
Hierarchical Timing Verification System for Multiple Clocked Logic Circuit
|
Tyan, C. Y.; 馮武雄; 于惠中; Yeh, T. S.; Tyan, C. Y.; Feng, Wu-Shiung; Yu, Hui-Jung; Yeh, T. S. |
| 國立臺灣大學 |
1986 |
An Interactive Symbolic Layout System for Integrated-Circuit Design - HISLID
|
馮武雄; 于惠中; Feng, Wu-Shiung; Yu, Hui-Jung |
| 國立臺灣大學 |
1986 |
Parallel Algorithm and Architecture for Solving Covariance Eigen System
|
Jou, I. C.; Hu, Y. H.; 于惠中; 馮武雄; Jou, I. C.; Hu, Y. H.; Yu, Hui-Jung; Feng, Wu-Shiung |
| 國立臺灣大學 |
1985-09 |
Automatic VLSI Circuit Synthesizer System Vol.1:A Programming Logic Array (PLA) Reduction and Generation System
|
馮武雄; Parng, T. P.; 于惠中; Chen, S. J.; Sun, L. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, S. J.; Sun, L. F. |
| 國立臺灣大學 |
1985-09 |
Automatic VLSI Circuit Synthesizer System Vol.2:Data Path Synthesizer
|
馮武雄; Parng, T. P.; 于惠中; Chen, S. J.; Sun, L. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, S. J.; Sun, L. F. |
| 國立臺灣大學 |
1985-09 |
Automatic VLSI Circuit Synthesizer System Vol.3:Design and Imple Mentation of a Hardware Compiler Optimizer
|
馮武雄; Parng, T. P.; 于惠中; Chen, S. J.; Sun, L. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, S. J.; Sun, L. F. |
| 國立臺灣大學 |
1985-09 |
Integrated VLSI Design System - MPC Chip Design
|
Parng, T. P.; 于惠中; 馮武雄; Lee, J. S.; Lin, S.; Ho, H. J.; Parng, T. P.; Yu, Hui-Jung; Feng, Wu-Shiung; Lee, J. S.; Lin, S.; Ho, H. J. |
| 國立臺灣大學 |
1985-09 |
A Routing Tool
|
Yao, H. H.; 馮武雄; 龐台銘; 于惠中; Yao, H. H.; 馮武雄; 龐台銘; Yu, Hui-Jung |
| 國立臺灣大學 |
1985-06 |
An Interactive Symbolic Layout System for Integrated-Circuit Design
|
馮武雄; 于惠中; Feng, Wu-Shiung; Yu, Hui-Jung |
| 國立臺灣大學 |
1985 |
Highly Concurrent Algorithm and Pipelined VLSI Architecture for Solving Covariance Systems
|
Jou, I. C.; Hu, Y. H.; 于惠中; 馮武雄; Jou, I. C.; Hu, Y. H.; Yu, Hui-Jung; Feng, Wu-Shiung |
顯示項目 11-36 / 36 (共1頁)
1
每頁顯示[10|25|50]項目
|
