English  |  正體中文  |  简体中文  |  總筆數 :0  
造訪人次 :  52811693    線上人數 :  739
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

"yu lung lo"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 1-50 / 64 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目

機構 日期 題名 作者
南台科技大學 2022-03 Optimization of built-part distortion in laser powder bed fusion processing of Inconel 718 You-Cheng Chang;Hong-Chuong Tran;Yu-Lung Lo
南台科技大學 2022-01 Multi-scale simulation approach for identifying optimal parameters for fabrication ofhigh-density Inconel 718 parts using selective laser melting Hong-Chuong Tran;Yu Lung Lo;Trong Nhan Le;Alan Kin Tak Lau;Hong You Lin
南台科技大學 2021-09 Systematic approach for reducing micro-crack formation in Inconel 713LC components fabricated by laser powder bed fusion Hung-Yu Wang;Yu-Lung Lo;Hong-Chuong Tran;M. Mohsin Raza;Trong-Nhan Le
南台科技大學 2021-08 Vision-based in-situ monitoring system for melt-pool detection in laser powder bed fusion process Trong-Nhan Le;Min-Hsun Lee;Ze-Hong Lin;Hong-Chuong Tran;Yu-Lung Lo
淡江大學 2015-10 A High-Resolution All-Digital Temperature Sensor with Process Variation Compensation Yu-Lung Lo; Wei-Tsuen Chen; Yu-Ting Chiu; Wei-Bin Yang
國立高雄師範大學 2015-08 台灣地區成人其標準及多頻率鼓室圖常模之建立 羅意琪; Yu-Lung Lo
國立高雄師範大學 2014-08 具供應電壓抑制與製程補償之高線性度全數位式溫度感測器 羅有龍; Yu-Lung Lo
國立高雄師範大學 2013-08 A High-Linearity All-Digital Temperature Sensor With Ring Oscillator Yu-Lung Lo;Yu-Ting Chiu;Wei-Bin Yang;Chao-Chang Chiu;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2013-08 具同步且寬頻之全數位式責任週期校正器研製 羅有龍; Yu-Lung Lo
淡江大學 2013-04-08 A GHz Full-Division-Range Programmable Divider with Output Duty-Cycle Improved Yu-Lung Lo; Jhih-Wei Tsai; Han-Ying Liu; Yang, Wei-Bin
國立高雄師範大學 2013-04 A GHz Full-Division-Range Programmable Divider with Output Duty-Cycle Improved Yu-Lung Lo;Jhih-WeiTsai;Han-Ying Liu;Wei-Bin Yang; 羅有龍
國立高雄師範大學 2013-02 A Low-Area Full-Division-Range Programmable Frequency Divider with a 50% Duty-Cycle Output Yu-Lung Lo;Jhih-Wei Tsai; 羅有龍
國立高雄師範大學 2012-12-16 智慧型電熱水器電路設計 羅有龍; Yu-Lung Lo
國立高雄師範大學 2012-12 A 0.7-V Input Output-capacitor-free Digitally Controlled Low-dropout Regulator with High Current Efficiency in 0.35-?m CMOS Technology Yu-Lung Lo;Wei-Jen Chen; 羅有龍
國立高雄師範大學 2012-10 A Low-Area Fast-Lock Analog Delay-Locked Loop Using a Dual-Slope Technique for Multiphase Clock Generator Yu-Lung Lo;Pin-Tseng Chen;Chia-Chen Chan;Han-Ying Liu; 羅有龍
國立高雄師範大學 2012-08 超低電壓操作且高電流效率之全數位控制低壓降線性穩壓器研製 羅有龍; Yu-Lung Lo
國立高雄師範大學 2012-06-01 A 50ns Verify Speed in Resistive Random Access Memory by Using a Write Resistance Tracking Circuit Yu-Lung Lo;Pin-Tseng Chen;Chia-Chen Chan;Han-Ying Liu; 羅有龍
國立高雄師範大學 2012-06 A Fast-Lock Analog Multiphase Delay-Locked Loop Using a Dual-Slope Technique Pin-Tseng Chen;Chia-Chen Chang;Han-Ying Liu;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2011-12 An All-Digital DLL with Dual-Loop Control for Multiphase Clock Generator Yu-Lung Lo;Pei-Yuan Chou;Hsiang-Hui Cheng;Shu-Fen Tsai;Wei-Bin Yang; 羅有龍
國立高雄師範大學 2011-12 Supply Voltage and Temperature Insensitive Current Reference for the 4 MHz Oscillator Chi-Hsiung Wang;Cheng-Feng Lin;Wei-Bin Yang;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2011-12 Temperature Insensitive Current Reference for the 6.27 MHz Oscillator Ching-Tsan Cheng;Zheng-Yi Huang;Wei-Bin Yang;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2011-08 以延遲鎖定迴路為基礎之低功率小面積全數位可程式化時脈產生器研製 羅有龍; Yu-Lung Lo
國立高雄師範大學 2011-06 The High-Performance and Low-Power CMOS Output Driver Design Ching-Tsan Chen;Chi-Hsiung Wang;Pei-Hsuan Liao;Wei-Bin Yang;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2011-03 A 0.5-V 0.4–2.24-GHz Inductorless Phase-Locked Loop in a System-on-Chip Kuo-Hsing Chen;Yu-Chang Tsai;Yu-Lung Lo;Jing-Shiuan Huang; 羅有龍
國立高雄師範大學 2010-12 Dynamic Frequency Tracking and Phase Error Compensation Clock De-skew Buffer Kuo-Hsing Cheng;Kai-Wei Hong;Yu-Lung Lo;Chen-Lung Wu;Chien-Hsien Lee; 羅有龍
國立高雄師範大學 2010-11 A New Dynamic Fast-Settling Low Dropout Regulator with Programmable Output Voltage Hsiang-Hsiung Chang;Jsung-Mo Shen;Wei-Bin Yang;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2010-10 具多重相位輸出之寬頻全數位延遲鎖定迴路研製 羅有龍; Yu-Lung Lo
朝陽科技大學 2010-07 Content-Based Music Classification 羅有隆; Yu-lung Lo ;Yi-Chang Lin
國立高雄師範大學 2010-03 A Pseudo Fractional-N Clock Generator with 50% Duty Cycle Output Wei-Bin Yang;Yu-Lung Lo;Ting-Sheng Chao; 羅有龍
國立高雄師範大學 2009-12 A Pseudo Fractional-N and Multiplier Clock Generator with 50% Duty Cycle Output Using Low Power Phase Combination Controller Wan-Lun Gao;Yang Wei-Bin;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2009-12 A Low Power Multi-Voltage Control Technique with Fast-Settling Mechanism for Low Dropout Regulator Jsung-Mo Shen;Wei-Bin Yang;Chang-Yu Hsieh;Yu-Lung Lo; 羅有龍
朝陽科技大學 2009-10 Fault Tolerant Searching in Real-valued Feature Index for Music Databases 羅有隆; Yu-lung Lo; Chien-Chi Huang; Ling-Yi Tsai
國立高雄師範大學 2009-09 Designing Ultra-Low Voltage PLL Using a Bulk-Driven Technique Ting-Sheng Chao;Yu-Lung Lo;Wei-Bin Yang;Kuo-Hsing Cheng; 羅有龍
朝陽科技大學 2009-08-01 Efficient Memory Saving Scheme of Multi-Feature Indexing for Music Databases 羅有隆; Yu-Lung Lo;Chun-Hsiung Wang
朝陽科技大學 2009-08 Efficient Memory Saving Scheme of Multi-Feature Indexing for Music Databases 羅有隆; Yu-Lung Lo;Chun-Hsiung Wang
國立高雄師範大學 2009-08 A 0.5 V Phase-Locked Loop in 90nm CMOS Process Kuo-Hsing Cheng;Jing-Shiuan Huang;Yu-Chang Tsai;Chao-Chang Chiu;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2009-08 A Multi-Voltage Control Technique with Fast-Settling Mechanism for Low Dropout Regulator Jsung-Mo Shen;Wei-Bin Yang;Chang-Yu Hsieh;Yu-Lung Lo; 羅有龍
朝陽科技大學 2009-07 Scalable Multi-feature Index Structure for Music Databases 羅有隆; Yu-Lung Lo; Chu-Hui Lee; Chun-Hsiung Wang
國立高雄師範大學 2009-06 High-Speed and Ultra-Low-Voltage Divide-by-4/5 Counter for Frequency Synthesizer Yu-Lung Lo;Wei-Bin Yang;Ting-Sheng Chao;Kuo-Hsing Cheng; 羅有龍
國立高雄師範大學 2009-05 Designing an Ultralow-Voltage Phase-Locked Loop Using a Bulk-Driven Technique Yu-Lung Lo;Wei-Bin Yang;Ting-Sheng Chao;Kuo-Hsing Cheng; 羅有龍
國立高雄師範大學 2009-02 Vernier Caliper and Equivalent-Signal Sampling for Built-in Jitter Measurement System Shu-Yu Jiang;Chan-Wei Huang;Yu-Lung Lo;Kuo-Hsing Cheng; 羅有龍
朝陽科技大學 2009-01 Real-valued Feature Indexing for Music Databases 羅有隆; Yu-lung Lo;Ling-yi Tsai
國立高雄師範大學 2008-08 Ultra-Low-Voltage Phase-Locked Loop with Bulk-Input VCO Yu-Lung Lo;Wei-Bin Yang;Ting-Sheng Chao;Jiunn-Way Miaw;Jing-Shiuan Huang;Kuo-Hsing Cheng; 羅有龍
國立高雄師範大學 2008-04 Spread-Spectrum Clock Generator Using Fractional–N PLL Controlled Delta-Sigma Modulator for Serial-ATA III Kuo-Hsing Cheng;Cheng-Laing Hung;Chih-Hsien Chang;Yu-Lung Lo;Wei-Bin Yang;Jiunn-Way Miaw; 羅有龍
朝陽科技大學 2008 A Unified Framework for Cluster Manager Election and Clustering Mechanism in Mobile Ad Hoc Networks 王淑卿;潘信宏;嚴國慶;羅有隆; Shu-Ching Wang; Hsin-Hung Pan; Kuo-Qin Yan; Yu-Lung Lo
國立高雄師範大學 2007-12 A Phase Interpolator for Sub-1V and High Frequency for Clock and Data Recovery Kuo-Hsing Cheng;Pei-Kai Tseng;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2007-11 Analysis and Design of Ultra Low VDD Circuit Ting-Sheng Chao;Chung-Yu Chang;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2007-07 A Fast-Lock Wide-Range Delay-Locked Loop Using Frequency Range Selector for Multiphase Clock Generator Kuo-Hsing Chen;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2006-12 A New Dynamic Floating Input D Flip-Flop (DFIDFF) for High Speed and Ultra Low Voltage Divided-by 4/5 Prescaler Ting-Sheng Jau;Wei-Bin Yang;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2006-05 A 100MHz-1GHz Adaptive Bandwidth Phase-Locked Loop in 90nm Process Kuo-Hsing Cheng;Kai-Fei Chang;Yu-Lung Lo;Ching-Wen Lai;Yuh-Kuang Tseng; 羅有龍

顯示項目 1-50 / 64 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目