English  |  正體中文  |  简体中文  |  總筆數 :0  
造訪人次 :  52879579    線上人數 :  656
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

"yu lung lo"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 51-64 / 64 (共3頁)
<< < 1 2 3 
每頁顯示[10|25|50]項目

機構 日期 題名 作者
國立高雄師範大學 2005-09 A Fast-Lock Mixed-Mode DLL with Wide-Range Operation and Multiphase Outputs Kuo-Hsing Cheng;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2005-05 A Phase-detect Synchronous Mirror Delay for Fast Clock Skew-compensation Circuits Kuo-Hsing Cheng;Chen-Lung Wu;Yu-Lung Lo;Chia-Wei Su; 羅有龍
國立高雄師範大學 2004-09 A Fast-Lock DLL with Power-On Reset Circuit Kuo-Hsing Cheng;Yu-Lung Lo;Shu-Yu Jiang; 羅有龍
國立高雄師範大學 2004-08 A CMOS VCO for 1V, 1GHz PLL Applications Kuo-Hsing Cheng;Ching-Wen Lai;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2004-08 A Phase-Locked Pulse Width Control Loop with Programmable Duty Cycle Kuo-Hsing Cheng;Chia-Wei Su;Cheng-Lung Wu;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2004-08 A 2.2 GHz Programmable DLL-Based Frequency Multiplier for SOC Applications Kuo-Hsing Cheng;Shu-Ming Chang;Yu-Lung Lo;Shu-Yu Jiang; 羅有龍
國立高雄師範大學 2004-08 A Fast-Lock Mixed-Mode Delay-Locked Loop with Wide-Range Operation and Multiphase Outputs Kuo-Hsing Cheng;Yu-Lung Lo; 羅有龍
國立高雄師範大學 2004-05 A Fast-lock DLL with Power-on Reset Circuit Kuo-Hsing Cheng;Yu-Lung Lo; 羅有龍
朝陽科技大學 2003-09 音樂資料庫之多特徵數值索引 羅有隆;陳秀娟; Yu-Lung Lo;Shiou-Jiuan Chen
朝陽科技大學 2003-09 音樂資料庫之多特徵數值索引 羅有隆;陳秀娟; Yu-Lung Lo;Shiou-Jiuan Chen
國立高雄師範大學 2003-06 A Mixed-Mode Delay-Locked Loop for Wide-Range Operation and Multiphase Clock Generation Kuo-Hsing Cheng;Yu-Lung Lo;Wen-Fang Yu;Shu-Yin Hung; 羅有龍
國立高雄師範大學 2002-07 A Novel Power-On Reset Circuit Without Capacitor Kuo-Hsing Cheng;Yu-Lung Lo;Wei-Bin Yang; 羅有龍
朝陽科技大學 2002-06 利用數值索引做?音樂資料庫擷取之研究 羅有隆;陳秀娟; Yu-Lung Lo;Shiou-Jiuan Chen
朝陽科技大學 2002-06 利用數值索引做?音樂資料庫擷取之研究 羅有隆;陳秀娟; Yu-Lung Lo;Shiou-Jiuan Chen

顯示項目 51-64 / 64 (共3頁)
<< < 1 2 3 
每頁顯示[10|25|50]項目