臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 51506731 線上人數 : 710 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"chung ping chung"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 56-65 / 65 (共2頁)
<< < 1 2
每頁顯示[10|25|50]項目

機構	日期	題名	作者
國立交通大學	2014-12-12T01:19:21Z	提早載入：在深管線處理器設計下隱藏載入使用延遲	張順傑; Shun-Chieh Chang; 鍾崇斌; Chung-Ping Chung
國立交通大學	2014-12-12T01:13:18Z	藉由改變巨方塊中資料運算的順序以提升去方塊濾波器的效能	陳泰霖; Tai-Lin Chen; 鍾崇斌; Chung-Ping Chung
國立中山大學	2003	Data Item Placement for Load and Storage Balancing	Yung-Cheng Ma;Jih-Ching Chiu;Tien-Fu Chen;Chung-Ping Chung
國立中山大學	2002	Design of Instruction Address Queue for High Degree X86 Superscalar Architectures	Jih-Ching Chiu;Michael Jin-Yi Wang;Chung-Ping Chung
國立中山大學	2001	High-Bandwidth X86 Instruction Fetching Based on Instruction Pointer Table	Jih-Ching Chiu;Chung-Ping Chung
國立中山大學	2000-12	The Fetch Mechanism Issue Of X86 Superscalar Processors with Fetch Rules	Jih-Ching Chiu;Chung-Ping Chung
國立中山大學	2000-09	Design of instruction stream buffer with trace support for X86 processors	Jih-Ching Chiu;I-Huan Huang;Chung-Ping Chung
國立中山大學	1999-05	Survey of Instruction Fetch/Decode Unit and Data Load/Store Unit of X86 Superscalar Microprocessors	R-Ming Shiu;Jih-Ching Chiu;Yuh-Horng Shiau;Jean Jyh-Jiun Shann;Chung-Ping Chung
國立中山大學	1999-04	Design and Implementation of Instruction Fetch/Decode Unit and Data Load/Store Unit of X86 Superscalar Microprocessors	R-Ming Shiu;Jih-Ching Chiu;Yuh-Horng Shiau;Jean Jyh-Jiun Shann;Chung-Ping Chung
國立中山大學	1997-10	Instruction Cache Prefetching with Extended BTB	Shi-An Chi;R-Ming Shiu;Jih-Ching Chiu;Si-En Chang;Chung-Ping Chung

顯示項目 56-65 / 65 (共2頁)
<< < 1 2
每頁顯示[10|25|50]項目