| 國立交通大學 |
2017-04-21T06:48:45Z |
Functional ECO Using Metal-Configurable Gate-Array Spare Cells
|
Chang, Hua-Yu; Jiang, Iris Hui-Ru; Chang, Yao-Wen |
| 國立交通大學 |
2017-04-21T06:48:38Z |
Analog Placement and Global Routing Considering Wiring Symmetry
|
Yang, Yu-Ming; Jiang, Iris Hui-Ru |
| 國立交通大學 |
2016-03-29T00:01:06Z |
新興電子設計自動化之應用：一個智慧型配電網路最佳化平台
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2016-03-28T08:17:51Z |
新興電子設計自動化之應用：一個智慧型配電網路最佳化平台
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2016-03-28T00:05:45Z |
GasStation: Power and Area Efficient Buffering for Multiple Power Domain Design
|
Lu, Chien-Pang; Jiang, Iris Hui-Ru; Hsu, Chin-Hsiung |
| 國立交通大學 |
2016-03-28T00:05:45Z |
iTimerC 2.0: Fast Incremental Timing and CPPR Analysis
|
Lee, Pei-Yu; Jiang, Iris Hui-Ru; Li, Cheng-Ruei; Chiu, Wei-Lun; Yang, Yu-Ming |
| 國立交通大學 |
2015-11-26T00:55:31Z |
針對奈米積體電路之時序分析與最佳化
|
楊喻名; Yang, Yu-Ming; 江蕙如; Jiang, Iris Hui-Ru |
| 國立交通大學 |
2015-07-21T11:21:09Z |
Efficient Coverage-Driven Stimulus Generation Using Simultaneous SAT Solving, with Application to SystemVerilog
|
Cheng, An-Che; Yen, Chia-Chih (Jack); Val, Celina G.; Bayless, Sam; Hu, Alan J.; Jiang, Iris Hui-Ru; Jou, Jing-Yang |
| 國立交通大學 |
2015-07-21T08:29:41Z |
Machine-Learning-Based Hotspot Detection Using Topological Classification and Critical Feature Extraction
|
Yu, Yen-Ting; Lin, Geng-He; Jiang, Iris Hui-Ru; Chiang, Charles |
| 國立交通大學 |
2014-12-16T06:15:20Z |
METHOD FOR ANALOG PLACEMENT AND GLOBAL ROUTING CONSIDERING WIRING SYMMETRY
|
JIANG Iris Hui-Ru; YANG Yu-Ming |
| 國立交通大學 |
2014-12-16T06:14:09Z |
Method for analog placement and global routing considering wiring symmetry
|
Jiang Iris Hui-Ru; Yang Yu-Ming |
| 國立交通大學 |
2014-12-13T10:51:51Z |
單晶片系統驗證之核心技術開發---子計畫四：單晶片系統設計流程之實體驗證(III)
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:51:11Z |
後次微米時代新興電子設計自動化技術之研究----子計畫二：整合性低耗電管理之技術開發(I)
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:48:43Z |
後次微米時代新興電子設計自動化技術之研究---子計畫二：整合性低耗電管理之技術開發(II)
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:48:01Z |
新興電子設計自動化之應用：一個智慧型配電網路最佳化平台
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:45:59Z |
後次微米時代新興電子設計自動化技術之研究---子計畫二：整合性低耗電管理之技術開發(III)
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:43:39Z |
以資料分析為導向之新型態電子設計自動化研究---子計畫四：多選擇策略之製程熱點偵測( I )
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:43:00Z |
平行運算電子設計自動化技術研究-子計畫四：設計變更平行最佳化( I )
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:41:37Z |
平行運算電子設計自動化技術研究-子計畫四：設計變更平行最佳化(2/3)
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:41:31Z |
前瞻設計變更核心技術之開發
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:36:37Z |
前瞻設計變更核心技術之開發
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:31:03Z |
平行運算電子設計自動化技術研究---子計畫四：設計變更平行最佳化( III )
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:30:52Z |
單晶片系統驗證之核心技術開發-子計畫四：單晶片系統設計流程之實體驗證(I)
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-13T10:29:17Z |
單晶片系統驗證之核心技術開發---子計畫四：單晶片系統設計流程之實體驗證(II)
|
江蕙如; Jiang Iris Hui-Ru |
| 國立交通大學 |
2014-12-12T02:43:21Z |
使用動態邊界與元件合併移除時序分析中共同路徑悲觀性之研究
|
張育維; Chang, Yu-Wei; 江蕙如; Jiang, Iris Hui-Ru |
