English  |  正體中文  |  简体中文  |  Total items :2817995  
Visitors :  27959502    Online Users :  345
Project Commissioned by the Ministry of Education
Project Executed by National Taiwan University Library
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
About TAIR

Browse By

News

Copyright

Related Links

"jiang iris hui ru"

Return to Browse by Author
Sorting by Title Sort by Date

Showing items 51-75 of 92  (4 Page(s) Totally)
<< < 1 2 3 4 > >>
View [10|25|50] records per page

Institution Date Title Author
國立交通大學 2014-12-13T10:45:59Z 後次微米時代新興電子設計自動化技術之研究---子計畫二:整合性低耗電管理之技術開發(III) 江蕙如; Jiang Iris Hui-Ru
國立交通大學 2014-12-13T10:43:39Z 以資料分析為導向之新型態電子設計自動化研究---子計畫四:多選擇策略之製程熱點偵測( I ) 江蕙如; Jiang Iris Hui-Ru
國立交通大學 2014-12-13T10:43:00Z 平行運算電子設計自動化技術研究-子計畫四:設計變更平行最佳化( I ) 江蕙如; Jiang Iris Hui-Ru
國立交通大學 2014-12-13T10:41:37Z 平行運算電子設計自動化技術研究-子計畫四:設計變更平行最佳化(2/3) 江蕙如; Jiang Iris Hui-Ru
國立交通大學 2014-12-13T10:41:31Z 前瞻設計變更核心技術之開發 江蕙如; Jiang Iris Hui-Ru
國立交通大學 2014-12-13T10:36:37Z 前瞻設計變更核心技術之開發 江蕙如; Jiang Iris Hui-Ru
國立交通大學 2014-12-13T10:31:03Z 平行運算電子設計自動化技術研究---子計畫四:設計變更平行最佳化( III ) 江蕙如; Jiang Iris Hui-Ru
國立交通大學 2014-12-13T10:30:52Z 單晶片系統驗證之核心技術開發-子計畫四:單晶片系統設計流程之實體驗證(I) 江蕙如; Jiang Iris Hui-Ru
國立交通大學 2014-12-13T10:29:17Z 單晶片系統驗證之核心技術開發---子計畫四:單晶片系統設計流程之實體驗證(II) 江蕙如; Jiang Iris Hui-Ru
國立交通大學 2014-12-12T02:43:21Z 使用動態邊界與元件合併移除時序分析中共同路徑悲觀性之研究 張育維; Chang, Yu-Wei; 江蕙如; Jiang, Iris Hui-Ru
國立交通大學 2014-12-12T02:43:17Z 使用定位同步技術之非同步電路自動化流程設計 蔡廷南; Tsai, Ting-Nan; 江蕙如; Jiang, Iris Hui-Ru
國立交通大學 2014-12-12T02:32:19Z 基於多學習機器之製程熱點檢測 林耕禾; Lin, Geng-He; 江蕙如; Jiang, Iris Hui-Ru
國立交通大學 2014-12-12T01:37:47Z 適用於三維積體電路之線性規劃 梅宗菀; Mei, Tsung-Wan; 江蕙如; Jiang, Iris Hui-Ru
國立交通大學 2014-12-08T15:47:58Z Configurable Rectilinear Steiner Tree Construction for SoC and Nano Technologies Jiang, Iris Hui-Ru; Yu, Yen-Ting
國立交通大學 2014-12-08T15:47:56Z Power-State-Aware Buffered Tree Construction Jiang, Iris Hui-Ru; Wu, Ming-Hua
國立交通大學 2014-12-08T15:45:55Z UNIFICATION OF OBSTACLE-AVOIDING RECTILINEAR STEINER TREE CONSTRUCTION Jiang, Iris Hui-Ru; Lin, Shung-Wei; Yu, Yen-Ting
國立交通大學 2014-12-08T15:38:42Z Live Demo: ECOS 1.0: A Metal-Only ECO Synthesizer Jiang, Iris Hui-Ru; Chang, Hua-Yu
國立交通大學 2014-12-08T15:36:24Z PushPull: Short-Path Padding for Timing Error Resilient Circuits Yang, Yu-Ming; Jiang, Iris Hui-Ru; Ho, Sung-Ting
國立交通大學 2014-12-08T15:34:50Z The Overview of 2013 CAD Contest at ICCAD Jiang, Iris Hui-Ru; Li, Zhuo; Wang, Hwei-Tseng; Viswanathan, Natarajan
國立交通大學 2014-12-08T15:33:12Z Machine-Learning-Based Hotspot Detection Using Topological Classification and Critical Feature Extraction Yu, Yen-Ting; Lin, Geng-He; Jiang, Iris Hui-Ru; Chiang, Charles
國立交通大學 2014-12-08T15:30:08Z Opening: Introduction to CAD Contest at ICCAD 2012 CAD Contest Jiang, Iris Hui-Ru; Li, Zhuo; Li, Yih-Lang
國立交通大學 2014-12-08T15:29:33Z Pulsed-Latch Replacement Using Concurrent Time Borrowing and Clock Gating Chang, Chih-Long; Jiang, Iris Hui-Ru
國立交通大學 2014-12-08T15:28:32Z Generic Integer Linear Programming Formulation for 3D IC Partitioning Lee, Wan-Yu; Jiang, Iris Hui-Ru; Mei, Tsung-Wan
國立交通大學 2014-12-08T15:28:29Z Timing ECO Optimization Via Bezier Curve Smoothing and Fixability Identification Chang, Hua-Yu; Jiang, Iris Hui-Ru; Chang, Yao-Wen
國立交通大學 2014-12-08T15:28:24Z Accurate Process-Hotspot Detection Using Critical Design Rule Extraction Yu, Yen-Ting; Chan, Ya-Chung; Sinha, Subarna; Jiang, Iris Hui-Ru; Chiang, Charles

Showing items 51-75 of 92  (4 Page(s) Totally)
<< < 1 2 3 4 > >>
View [10|25|50] records per page