|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
51484018
線上人數 :
710
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"jiang iris hui ru"的相關文件
顯示項目 86-92 / 92 (共2頁)
<< < 1 2
每頁顯示[10|25|50]項目
| 國立交通大學 |
2014-12-08T15:19:20Z |
Matching-Based Minimum-Cost Spare Cell Selection for Design Changes
|
Jiang, Iris Hui-Ru; Chang, Hua-Yu; Chang, Liang-Gi; Hung, Huang-Bi |
| 國立交通大學 |
2014-12-08T15:04:51Z |
Topology generation and floorplanning for low power application-specific Network-on-Chips
|
Lee, Wan-Yu; Jiang, Iris Hui-Ru |
| 國立成功大學 |
2012-01 |
Reliability-Driven Power/Ground Routing for Analog ICs
|
Lin, Jing-Wei; Ho, Tsung-Yi; Jiang, Iris Hui-Ru |
| 國立臺灣大學 |
2006 |
Reliable crosstalk-driven interconnect optimization
|
Jiang, Iris Hui-Ru; Pan, Song-Ra; Chang, Yao-Wen; Jou, Jing-Yang |
| 國立臺灣大學 |
2004 |
Simultaneous Floorplan and Buffer-Block Optimization
|
Jiang, Iris Hui-Ru; Chang, Yao-Wen; Jou, Jing-Yang; Chao, Kai-Yuan |
| 臺大學術典藏 |
2004 |
Simultaneous Floorplan and Buffer-Block Optimization
|
Jiang, Iris Hui-Ru; Chang, Yao-Wen; Jou, Jing-Yang; Chao, Kai-Yuan; Jiang, Iris Hui-Ru; Chang, Yao-Wen; Jou, Jing-Yang; Chao, Kai-Yuan |
| 國立臺灣大學 |
2000 |
Crosstalk-driven interconnect optimization by simultaneous gate and wire sizing
|
Jiang, Iris Hui-Ru; Chang, Yao-Wen; Jou, Jing-Yang |
顯示項目 86-92 / 92 (共2頁)
<< < 1 2
每頁顯示[10|25|50]項目
|
