English  |  正體中文  |  简体中文  |  總筆數 :0  
造訪人次 :  51242838    線上人數 :  679
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

"jih ching chiu"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 21-30 / 30 (共1頁)
1 
每頁顯示[10|25|50]項目

機構 日期 題名 作者
國立中山大學 2003 Data Item Placement for Load and Storage Balancing Yung-Cheng Ma;Jih-Ching Chiu;Tien-Fu Chen;Chung-Ping Chung
國立中山大學 2002 Design of Instruction Address Queue for High Degree X86 Superscalar Architectures Jih-Ching Chiu;Michael Jin-Yi Wang;Chung-Ping Chung
國立中山大學 2001 High-Bandwidth X86 Instruction Fetching Based on Instruction Pointer Table Jih-Ching Chiu;Chung-Ping Chung
國立中山大學 2000-12 The Fetch Mechanism Issue Of X86 Superscalar Processors with Fetch Rules Jih-Ching Chiu;Chung-Ping Chung
國立中山大學 2000-12 Improving ILP with Semantic Analyzer for Loop Unrolling in x86 Architectures Jih-Ching Chiu;Zh-Lung Chen;Jean Jyh-Jiun Shann
國立中山大學 2000-09 Design of instruction stream buffer with trace support for X86 processors Jih-Ching Chiu;I-Huan Huang;Chung-Ping Chung
國立中山大學 2000 The Design of the Decoding Unit with High Issue Rate for an X86 Superscalar Microprocessor R-Ming Shiu;Jih-Ching Chiu;Shin-Ki Cheng;Jyh-Jiun Shann
國立中山大學 1999-05 Survey of Instruction Fetch/Decode Unit and Data Load/Store Unit of X86 Superscalar Microprocessors R-Ming Shiu;Jih-Ching Chiu;Yuh-Horng Shiau;Jean Jyh-Jiun Shann;Chung-Ping Chung
國立中山大學 1999-04 Design and Implementation of Instruction Fetch/Decode Unit and Data Load/Store Unit of X86 Superscalar Microprocessors R-Ming Shiu;Jih-Ching Chiu;Yuh-Horng Shiau;Jean Jyh-Jiun Shann;Chung-Ping Chung
國立中山大學 1997-10 Instruction Cache Prefetching with Extended BTB Shi-An Chi;R-Ming Shiu;Jih-Ching Chiu;Si-En Chang;Chung-Ping Chung

顯示項目 21-30 / 30 (共1頁)
1 
每頁顯示[10|25|50]項目