臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"jou jing yang"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 16-65 / 110 (共3頁)
1 2 3 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
國立交通大學	2015-07-21T08:29:25Z	A Cache Hierarchy Aware Thread Mapping Methodology for GPGPUs	Lai, Bo-Cheng Charles; Kuo, Hsien-Kai; Jou, Jing-Yang
國立交通大學	2014-12-16T06:15:56Z	Fine-grained bandwidth control arbiter and the method thereof	Huang, Juinn-Dar; Lin, Bu-Ching; Lee, Geeng-Wei; Jou, Jing-Yang
國立交通大學	2014-12-16T06:15:24Z	DELAY OPTIMAL COMPRESSOR TREE SYNTHESIS FOR LUT-BASED FPGAS	HUANG Juinn-Dar; Lu Jhih-Hong; Lin Bu-Ching; Jou Jing-Yang
國立交通大學	2014-12-13T10:51:53Z	單晶片系統驗證之核心技術開發---子計畫二：針對單晶片系統界面協定之驗證(III)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:51:11Z	後次微米時代新興電子設計自動化技術之研究---子計畫三：角落錯誤之矽除錯(I)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:51:09Z	多媒體系統晶片設計技術研究---子計畫五：系統晶片上系統驗證之研究	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:51:03Z	後次微米時代新興電子設計自動化技術之研究---總計畫(I)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:51:03Z	使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫三：針對通訊數位訊號處理器之電子系統層級驗証與合成環境(I)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:51:01Z	單晶片系統之電腦輔助設計研究(II)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:50:03Z	多媒體系統晶片設計技術之究---子計畫V：系統晶片上系統驗證之研究(II)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:49:43Z	後次微米時代新興電子設計自動化技術之研究---總計畫(II)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:48:43Z	後次微米時代新興電子設計自動化技術之研究---子計畫三：角落錯誤之矽除錯(II)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:48:36Z	使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫三：針對通訊數位訊號處理器之電子系統層級驗証與合成環境(II)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:46:03Z	後次微米時代新興電子設計自動化技術之研究---子計畫三：角落錯誤之矽除錯(III)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:45:00Z	使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫三：針對通訊數位訊號處理器之電子系統層級驗証與合成環境(III)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:43:32Z	後次微米時代新興電子設計自動化技術之研究---總計畫(III)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:41:26Z	在多核心架構上考慮效能與功耗問題的系統設計方法	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:41:05Z	出席1999年國際工程教育會議	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:39:29Z	單晶片系統之電腦輔助設計研究(III)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:39:15Z	超大型積體電路測試與可測性設計課程發展---子計畫(I)：總論、組合測試、序向測試、設計通例	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:39:13Z	限制驅動的部份掃描	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:39:10Z	低功率超大型積體電路與電腦輔助設計之研究---子計畫二：滲合不同電壓設計方式的低功率設計以及電腦輔助設計之研究	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:38:44Z	超大型積體電路測試與可測試性設計課程發展---子計畫一：總論，組合	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:36:46Z	多媒體系統晶片設計技術之研究---子計畫V：系統晶片上系統驗證之研究(I)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:35:23Z	單晶片寬頻無線通訊系統設計技術之研究---子計畫IV:單晶片系統上佈局驅動的資料路徑編譯器之研究	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:34:34Z	採用PRML技術之高速數位影音光碟讀取通道晶片系統之設計與製作(III)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:34:26Z	針對晶片系統連接網路之驗證與自動合成之研究(I)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:34:17Z	用於軟體無線電基頻處理之系統晶片設計技術---子計畫V：針對無線通訊上佈局驅動的資料路徑合成器之研究(I)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:33:42Z	SOC系統整合設計驗證及測試環境建置	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:33:14Z	用於軟體無線電基頻處理之系統晶片設計技術---子計畫V：針對無線通訊上佈局驅動的資料路徑合成器之研究(II)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:32:53Z	針對晶片系統連接網路之驗證與自動合成之研究(II)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:32:06Z	針對晶片系統連接網路之驗證與自動合成之研究(III)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:31:52Z	晶片系統相關實作技術整合推動專案(III)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:31:28Z	用於軟體無線電基頻處理之系統晶片設計技術-子計畫五：針對無線通訊上佈局驅動的資料路徑合成器之研究(III)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:31:07Z	單晶片系統驗證之核心技術開發-子計畫二：針對單晶片系統界面協定之驗證(I)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:30:53Z	單晶片系統驗證之核心技術開發-總計畫(I)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:30:17Z	應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發-子計畫五：針對系統設計探索之單晶片網路系統設計平台之研究(I)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:29:55Z	應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---子計畫五：針對系統設計探索之單晶片網路系統設計平台之研究(II)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:29:55Z	單晶片系統驗證之核心技術開發---總計畫(II)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:29:36Z	交大電子系周景揚教授參加國際標準組織會議	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:29:21Z	單晶片系統驗證之核心技術開發---子計畫二：針對單晶片系統界面協定之驗證(II)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:29:17Z	單晶片系統之電腦輔助設計研究	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:28:27Z	單晶片系統驗證之核心技術開發---總計畫(III)	周景揚; JOU JING-YANG
國立交通大學	2014-12-13T10:28:26Z	應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---子計畫五：針對系統設計探索之單晶片網路系統設計平台之研究(III)	周景揚; JOU JING-YANG
國立交通大學	2014-12-12T03:03:35Z	硬體規格描述語言的觀察度分析以達成有效的功能驗證和錯誤診斷	江泰盈; Jiang, Tai-Ying; 周景揚; Jou, Jing-Yang
國立交通大學	2014-12-12T02:43:22Z	考慮執行緒平行度且快取記憶體資源並應用於通用圖形處理器之執行緒排程演算法	呂勁甫; Lu, Chin-Fu; 周景揚; 賴伯承; Jou, Jing-Yang; Lai, Bo-Cheng
國立交通大學	2014-12-12T02:35:51Z	在多核心系統中考慮動態隨機存取記憶體讀/寫特性以降低功率消耗之排程機制	賴之彥; Lai, Chih-Yen; 周景揚; Jou, Jing-Yang
國立交通大學	2014-12-12T01:55:26Z	應用設計空間探索於有限脈衝響應濾波器之硬體最佳化	楊創任; Yang, Chuang-Ren; 周景揚; Jou, Jing-Yang
國立交通大學	2014-12-12T01:55:26Z	針對通用圖形處理器上設計模糊類神經網路之架構導向執行緒配對方法	曾浩原; Tseng, Hao-Yuan; 周景揚; Jou, Jing-Yang
國立交通大學	2014-12-12T01:55:26Z	應用多重區域條件式成組縮放法於快速傅利葉轉換處理器之面積最小化技術	陳柏霖; Chen, Po-Lin; 周景揚; Jou, Jing-Yang

顯示項目 16-65 / 110 (共3頁)
1 2 3 > >>
每頁顯示[10|25|50]項目

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 51189480 線上人數 : 745 教育部委託研究計畫計畫執行:國立臺灣大學圖書館