English  |  正體中文  |  简体中文  |  總筆數 :2852366  
造訪人次 :  44962951    線上人數 :  1886
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 		 
搜尋範圍 進階搜尋
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR
計畫說明

瀏覽
典藏機構
作者
題名
日期
統計圖表
機構即時統計
學術趨勢

消息
2019臺灣學術機構典藏
研討會
機構典藏系統RC7版本已
發佈

著作權
出版社及期刊政策查詢
TAIR著作權會議記錄

相關連結
機構典藏計畫網站
ROAR
OpenDOAR
SHERPA
OAIster
JAIRO
Ira
DSPACE
RWWR
臺大學術典藏NTU Scholars
臺灣機構典藏 TAIR >  依作者瀏覽

"jri lee"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 31-48 / 48 (共2頁)
<< < 1 2 
每頁顯示[10|25|50]項目

機構 日期 題名 作者
臺大學術典藏 2018-09-10T07:09:37Z mm-Wave Silicon Technology: 60GHz and Beyond (Chapter 5: Voltage-Controlled Oscillators and Frequency Dividers) Jri Lee; Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T07:09:37Z Efficient frequency conversion apparatus for use with nultimode solid-state lasers rew Kung; Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T07:09:37Z Efficient frequency conversion apparatus for use with nultimode solid-state lasers rew Kung; Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T06:37:57Z A 75GHz PLL in 90nmCMOS Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T06:37:57Z A 75GHz PLL in 90nmCMOS Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T06:37:57Z A 20Gb/s broadband transmitter with auto-configuration technique Jri Lee; Huaide Wang; JRI LEE
臺大學術典藏 2018-09-10T06:37:57Z A 20Gb/s broadband transmitter with auto-configuration technique Jri Lee; Huaide Wang; JRI LEE
臺大學術典藏 2018-09-10T06:37:57Z High-speed clock and data recovery circuit Jri Lee; Behzad Razavi; JRI LEE
臺大學術典藏 2018-09-10T06:37:57Z High-speed clock and data recovery circuit Jri Lee; Behzad Razavi; JRI LEE
臺大學術典藏 2018-09-10T06:03:22Z A 20-Gb/s Adaptive Equalizer in 0.13 μm CMOS Technology Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T06:03:22Z A 20-Gb/s Adaptive Equalizer in 0.13 μm CMOS Technology Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T06:03:21Z High-Speed Circuit Designs for Transmitters in Broadband Data Links Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T06:03:21Z High-Speed Circuit Designs for Transmitters in Broadband Data Links Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T05:29:28Z Design and Analysis of a 20-GHz Clock Multiplication Unit in 0.18-μm CMOS Technology Jri Lee; Shanghann Wu; JRI LEE
臺大學術典藏 2018-09-10T05:29:28Z Design and Analysis of a 20-GHz Clock Multiplication Unit in 0.18-μm CMOS Technology Jri Lee; Shanghann Wu; JRI LEE
臺大學術典藏 2018-09-10T04:36:05Z Modeling of Jitter in Bang-Bang Clock and Data Recovery Circuits Jri Lee; Ken Kundert; Behzad Razavi; JRI LEE
臺大學術典藏 2018-09-10T04:36:05Z Modeling of Jitter in Bang-Bang Clock and Data Recovery Circuits Jri Lee; Ken Kundert; Behzad Razavi; JRI LEE
臺大學術典藏 2010 A Fully-Integrated 77-GHz FMCW Radar Transceiver in 65-nm CMOS Technology Lee, Jri;Li, Yi-An;Hung, Meng-Hsiung;Huang, Shih-Jou; Lee, Jri; Li, Yi-An; Hung, Meng-Hsiung; Huang, Shih-Jou; JRI LEE

顯示項目 31-48 / 48 (共2頁)
<< < 1 2 
每頁顯示[10|25|50]項目

DSpace Software Copyright © 2002-2004  MIT   &  Hewlett-Packard   /   Enhanced by   NTU Library IR team