|
English
|
正體中文
|
简体中文
|
总笔数 :0
|
|
造访人次 :
51922410
在线人数 :
1341
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"liu shen iuan"的相关文件
显示项目 56-65 / 185 (共19页)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每页显示[10|25|50]项目
| 國立臺灣大學 |
2007 |
A 62.5–625-MHz Anti-Reset All-Digital Delay-Locked Loop
|
Kao, Shao-Ku; Chen, Bo-Jiun; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
Spur-suppression techniques for frequency synthesizers
|
Liang, Che-Fu; Chen, Hsin-Hua; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A 0.5–5-GHz Wide-Range Multiphase DLL With a Calibrated Charge Pump
|
Chuang, Chi-Nan; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A 2.5GHz all-digital delay-locked loop in 0.13μm CMOS technology
|
Yang, Rong-Jyi; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A DLL-based variable-phase clock buffer
|
Chen, Chao-Chyun; Chang, Jung-Yu; Liu, Shen-Iuan |
| 淡江大學 |
2006-07 |
Magnetic-field-to-digital converter using PWM and TDC techniques
|
郭建宏; Kuo, Chien-hung; Chen, Shr-lung; Liu, Shen-iuan |
| 國立臺灣大學 |
2006-02 |
CMOS Wideband Amplifiers Using Multiple Inductive-Series Peaking Technique
|
Wu, Chia-Hsin; Lee, Chih-Hun; Chen, Wei-Sheng; Liu, Shen-Iuan |
| 國立臺灣大學 |
2006 |
A spur-reduction technique for a 5-GHz frequency synthesizer
|
Kuo, Chun-Yi; Chang, Jung-Yu; Liu, Shen-Iuan |
| 國立臺灣大學 |
2006 |
A 1 V Phase Locked Loop with Leakage Compensation in 0.13 ?m CMOS Technology
|
CHUANG, Chi-Nan; LIU, Shen-Iuan |
| 國立臺灣大學 |
2006 |
A 200-Mbps∼ 2-Gbps continuous-rate clock-and-data-recovery circuit
|
Yang, Rong-Jyi; Chao, Kuan-Hua; Liu, Shen-Iuan |
显示项目 56-65 / 185 (共19页)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每页显示[10|25|50]项目
|
