English  |  正體中文  |  简体中文  |  总笔数 :2822924  
造访人次 :  30080404    在线人数 :  1111
教育部委托研究计画      计画执行:国立台湾大学图书馆
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR

浏览

消息

著作权

相关连结

"mely chen chi"的相关文件

回到依作者浏览
依题名排序 依日期排序

显示项目 1-10 / 10 (共1页)
1 
每页显示[10|25|50]项目

机构 日期 题名 作者
中原大學 2010-05 A Design Partitioning Algorithm for Three Dimensional Integrated Circuits Hua-Sin Ye;Mely Chen Chi;Shih-Hsu Huang
中原大學 2009-08 Technology Remapping for Engineering Change with Wirelength Consideration Yung-Sheng Tseng;Yao-Kai Yeh;Mely Chen Chi;Tsai-Ming Hsieh
中原大學 2007 An Effective Obstacle-Avoiding Rectilinear Steiner Minimal Tree Construction in SOC Designs Yung Tai Chang;Ya Wen Tsai;Jun Cheng Chi;Mely Chen Chi
中原大學 2005-06-12 An Integrated Timing-Driven Partitioning, Floorplanning, and Placement System Mely Chen Chi;Jun Cheng Chi;Wen Chen Huang;Jei Ming Feng
中原大學 2004-04 Micro-Power Low-Offset Instrumentation Amplifier IC Design for Biomedical System Applications Chih-Jen Yen;Wen-Yaw Chung;Mely Chen Chi
中原大學 2004-04 Micro-Power Low-Offset Instrumentation Amplifier IC Design for Biomedical System Applications Chih-Jen Yen;Wen-Yaw Chung;Mely Chen Chi
中原大學 2001-03 A Practical Interconnect-Driven Design Methodology for Low Power ASIC Designs Shih-Hsu Huang;Mely Chen Chi;Hsu-Ming Hsiao
中原大學 2001 A Practical Interconnect-Driven Design Methodology For Low Power ASIC Designs Shih-Hsu Huang;Mely Chen Chi;Hsu-Ming Hsiao
中原大學 2000-09 A Reliable Clock Tree Design Methodology for ASIC Designs Mely Chen Chi;Shih-Hsu Huang
中原大學 2000 A Reliable Clock Tree Design Methodology for ASIC Designs Mely Chen Chi;Shih-Hsu Huang

显示项目 1-10 / 10 (共1页)
1 
每页显示[10|25|50]项目