English  |  正體中文  |  简体中文  |  總筆數 :2826208  
造訪人次 :  31900009    線上人數 :  1590
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

"mely chen chi"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 1-10 / 10 (共1頁)
1 
每頁顯示[10|25|50]項目

機構 日期 題名 作者
中原大學 2010-05 A Design Partitioning Algorithm for Three Dimensional Integrated Circuits Hua-Sin Ye;Mely Chen Chi;Shih-Hsu Huang
中原大學 2009-08 Technology Remapping for Engineering Change with Wirelength Consideration Yung-Sheng Tseng;Yao-Kai Yeh;Mely Chen Chi;Tsai-Ming Hsieh
中原大學 2007 An Effective Obstacle-Avoiding Rectilinear Steiner Minimal Tree Construction in SOC Designs Yung Tai Chang;Ya Wen Tsai;Jun Cheng Chi;Mely Chen Chi
中原大學 2005-06-12 An Integrated Timing-Driven Partitioning, Floorplanning, and Placement System Mely Chen Chi;Jun Cheng Chi;Wen Chen Huang;Jei Ming Feng
中原大學 2004-04 Micro-Power Low-Offset Instrumentation Amplifier IC Design for Biomedical System Applications Chih-Jen Yen;Wen-Yaw Chung;Mely Chen Chi
中原大學 2004-04 Micro-Power Low-Offset Instrumentation Amplifier IC Design for Biomedical System Applications Chih-Jen Yen;Wen-Yaw Chung;Mely Chen Chi
中原大學 2001-03 A Practical Interconnect-Driven Design Methodology for Low Power ASIC Designs Shih-Hsu Huang;Mely Chen Chi;Hsu-Ming Hsiao
中原大學 2001 A Practical Interconnect-Driven Design Methodology For Low Power ASIC Designs Shih-Hsu Huang;Mely Chen Chi;Hsu-Ming Hsiao
中原大學 2000-09 A Reliable Clock Tree Design Methodology for ASIC Designs Mely Chen Chi;Shih-Hsu Huang
中原大學 2000 A Reliable Clock Tree Design Methodology for ASIC Designs Mely Chen Chi;Shih-Hsu Huang

顯示項目 1-10 / 10 (共1頁)
1 
每頁顯示[10|25|50]項目