English  |  正體中文  |  简体中文  |  總筆數 :2853504  
造訪人次 :  45183916    線上人數 :  991
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

"pin tseng chen"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 1-5 / 5 (共1頁)
1 
每頁顯示[10|25|50]項目

機構 日期 題名 作者
國立高雄師範大學 2012-10 A Low-Area Fast-Lock Analog Delay-Locked Loop Using a Dual-Slope Technique for Multiphase Clock Generator Yu-Lung Lo;Pin-Tseng Chen;Chia-Chen Chan;Han-Ying Liu; 羅有龍
國立高雄師範大學 2012-08 Reliability Improvement of 28nm High-k/Metal Gate-Last MOSFET using Appropriate Oxygen Annealing Yi-Lin Yang;Wenqi Zhang;Chi-Yun Cheng;Yi-Ping Huang;Pin-Tseng Chen;Chia-Wei Hsu;Li-Kong Chin;Chien-Ting Lin;Che-Hua Hsu;Chien-Ming Lai ;Wen-Kuan Yeh; 楊宜霖
國立高雄師範大學 2012-06-01 A 50ns Verify Speed in Resistive Random Access Memory by Using a Write Resistance Tracking Circuit Yu-Lung Lo;Pin-Tseng Chen;Chia-Chen Chan;Han-Ying Liu; 羅有龍
國立高雄師範大學 2012-06 Reliability Improvement of 28nm High-k/Metal Gate Device by Using Oxygen Annealing Yi-Lin Yang;Wenqi Zhang;Chi-Yun Cheng;Yi-Ping Huang;Pin-Tseng Chen;Li-Kong Chin;Chia-Wei Hsu;Wen-Kuan Yeh; 楊宜霖
國立高雄師範大學 2012-06 A Fast-Lock Analog Multiphase Delay-Locked Loop Using a Dual-Slope Technique Pin-Tseng Chen;Chia-Chen Chang;Han-Ying Liu;Yu-Lung Lo; 羅有龍

顯示項目 1-5 / 5 (共1頁)
1 
每頁顯示[10|25|50]項目