|
English
|
正體中文
|
简体中文
|
总笔数 :2818744
|
|
造访人次 :
28305243
在线人数 :
1429
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"tung sw"的相关文件
显示项目 1-8 / 8 (共1页)
1
每页显示[10|25|50]项目
| 國立交通大學 |
2014-12-08T15:48:47Z |
A logical fault model for library coherence checking
|
Tung, SW; Jou, JY |
| 國立交通大學 |
2014-12-08T15:42:37Z |
On automatic-verification pattern generation for SoC with port-order fault model
|
Wang, CY; Tung, SW; Jou, JY |
| 國立交通大學 |
2014-12-08T15:41:53Z |
An automorphic approach to verification pattern generation for SoC design verification using port-order fault model
|
Wang, CY; Tung, SW; Jou, JY |
| 國立交通大學 |
2014-12-08T15:41:36Z |
Automatic interconnection rectification for SoC design verification based on the port order fault model
|
Wang, CY; Tung, SW; Jou, JY |
| 國立交通大學 |
2014-12-08T15:26:53Z |
On generation of the minimum pattern set for data path elements in SoC design verification based on port order fault model
|
Wang, CY; Tung, SW; Jou, JY |
| 國立交通大學 |
2014-12-08T15:26:47Z |
An improved AVPG algorithm for SoC design verification using port order fault model
|
Wang, CY; Tung, SW; Jou, JY |
| 國立交通大學 |
2014-12-08T15:26:15Z |
SOC design integration by using automatic interconnection rectification
|
Wang, CY; Tung, SW; Jou, JY |
| 國立交通大學 |
2014-12-08T15:26:11Z |
An automatic interconnection rectification technique for SoC design integration
|
Wang, CY; Tung, SW; Jou, JY |
显示项目 1-8 / 8 (共1页)
1
每页显示[10|25|50]项目
|
