English  |  正體中文  |  简体中文  |  總筆數 :2856565  
造訪人次 :  53437709    線上人數 :  732
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

跳至: [ 中文 ] [ 數字0-9 ] [ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z ]
請輸入前幾個字:   

顯示項目 397576-397585 / 2348973 (共234898頁)
<< < 39753 39754 39755 39756 39757 39758 39759 39760 39761 39762 > >>
每頁顯示[10|25|50]項目

機構 日期 題名 作者
國立交通大學 2014-12-08T15:10:12Z ESD protection design for giga-Hz high-speed I/O interfaces in a 130-nm CMOS process Hsiao, Yuan-Wen; Ker, Ming-Dou; Chiu, Po-Yen; Huang, Chun; Tseng, Yuh-Kuang
國立交通大學 2017-04-21T06:49:29Z ESD Protection Design for Gigahertz Differential LNA in a 65-nm CMOS Process Lin, Chun-Yu; Fan, Mei-Lian; Fu, Wei-Hao
國立交通大學 2018-08-21T05:56:49Z ESD Protection Design for High-Speed Applications in CMOS Technology Chen, Jie-Ting; Lin, Chun-Yu; Chang, Rong-Kun; Ker, Ming-Dou; Tzeng, Tzu-Chien; Lin, Tzu-Chiang
國立交通大學 2014-12-08T15:18:07Z ESD protection design for I/O cells with embedded SCR structure as power-rail ESD clamp device in nanoscale CMOS technology Ker, MD; Lin, KH
國立交通大學 2014-12-08T15:36:14Z ESD protection design for mixed-voltage I/O buffer with substrate-triggered circuit Ker, MD; Hsu, HC
國立交通大學 2014-12-08T15:26:34Z ESD protection design for mixed-voltage I/O circuit with substrate-triggered technique in sub-quarter-micron CMOS process Ker, MD; Chuang, CH; Hsu, KC; Lo, WY
國立交通大學 2014-12-08T15:25:20Z ESD protection design for mixed-voltage I/O interfaces - Overview Ker, Ming-Dou; Lin, Kun-Hsien
國立交通大學 2014-12-08T15:26:14Z ESD protection design for mixed-voltage-tolerant I/O buffers with substrate-triggered technique Ker, MD; Hsu, HC
國立交通大學 2015-07-21T08:31:29Z ESD Protection Design for Radio-Frequency Integrated Circuits in Nanoscale CMOS Technology Lin, Chun-Yu; Chu, Li-Wei; Tsai, Shiang-Yu; Ker, Ming-Dou; Song, Ming-Hsiang; Jou, Chewn-Pu; Lu, Tse-Hua; Tseng, Jen-Chou; Tsai, Ming-Hsien; Hsu, Tsun-Lai; Hung, Ping-Fang; Wei, Yu-Lin; Chang, Tzu-Heng
國立交通大學 2017-04-21T06:56:36Z ESD Protection Design for Touch Panel Control IC Against Latchup-Like Failure Induced by System-Level ESD Test Ker, Ming-Dou; Chiu, Po-Yen; Shieh, Wuu-Trong; Wang, Chun-Chi

顯示項目 397576-397585 / 2348973 (共234898頁)
<< < 39753 39754 39755 39756 39757 39758 39759 39760 39761 39762 > >>
每頁顯示[10|25|50]項目